Skip to main content
QUICK REVIEW

[论文解读] Development of A 16:1 serializer for data transmission at 5 Gbps

S. Hou, Z. Liang|arXiv (Cornell University)|Jan 1, 2009
Advancements in PLL and VCO Technologies参考文献 12被引用 3
一句话总结

本文提出了一款专为高能物理实验典型辐射环境设计的16:1串行器ASIC,支持5 Gbps数据传输。采用0.25 µm硅基蓝宝石CMOS工艺制造,功耗为500 mW,峰值-峰值确定性抖动为54 ps,随机抖动RMS小于3 ps,实现了高速、低功耗的光学链路,适用于LHC探测器升级。

ABSTRACT

Radiation tolerant, high speed and low power serializer ASIC is critical for optical link systems in particle physics experiments. Based on a commercial 0.25 um silicon-on-sapphire CMOS technology, we design a 16:1 serializer with 5 Gbps serial data rate. This ASIC has been submitted for fabrication. The post-layout simulation indicates the deterministic jitter is 54 ps (pk-pk) and random jitter is 3 ps (rms). The power consumption of the serializer is 500 mW. The design details and post layout simulation results are presented in this paper.

研究动机与目标

  • 解决下一代粒子物理实验中对高速、低功耗、抗辐射串行器的需求。
  • 克服现有GOL和G-link芯片在功耗和数据速率方面无法满足LHC超级升级需求的局限性。
  • 在每个前端板上实现最小功耗预算的100 Gbps光学数据链路。
  • 利用0.25 µm硅基蓝宝石(SoS)CMOS技术提升抗辐射能力与速度。
  • 设计一款高速串行器,具备低抖动特性,并对单粒子效应(SEE)具有强鲁棒性。

提出的方法

  • 采用16:1多路复用器架构,包含四级级联的2:1多路复用器级,使用具有对称互补时钟信号的静态D-触发器,实现高速运行。
  • 实现一个具有压控振荡器(VCO)、电荷泵和低通滤波器的锁相环(PLL),生成精确的、相位锁定的时钟信号,频率分别为312.5 MHz、625 MHz、1.25 GHz和2.5 GHz。
  • 采用具有四级结构和20 mA偏置电流的电流模式逻辑(CML)驱动器,以驱动50 Ω传输线,确保5 Gbps速率下的信号完整性。
  • 集成LVDS接收器,将差分输入信号转换为CMOS电平以供处理。
  • 应用抗辐射加固技术,包括增大晶体管尺寸和使用静态D-触发器,以增强对单粒子效应(SEE)的免疫能力。
  • 将多路复用器与PLL的电源和地网络分开,以最小化噪声耦合和抖动。

实验结果

研究问题

  • RQ116:1串行器能否在抗辐射环境中实现5 Gbps数据速率,且功耗低于500 mW?
  • RQ2在0.25 µm SoS CMOS工艺中,5 Gbps串行器可实现的抖动性能(确定性和随机抖动)如何?
  • RQ3键合线电感如何影响CML驱动器输出的带宽和信号完整性?
  • RQ4在高速多路复用器级中,D-触发器使用对称互补时钟信号是否可实现超过2 GHz的运行?
  • RQ5在后续设计中,通过共享单个PLL给多个串行器,功耗可降低多少?

主要发现

  • 串行器实现了5 Gbps的串行数据速率,总功耗为507 mW,其中16:1多路复用器功耗238 mW,PLL功耗173 mW,CML驱动器功耗96 mW。
  • 版图后仿真显示确定性抖动为54 ps(pk-pk),表明出色的定时稳定性。
  • 随机抖动估计低于3 ps(RMS),主要来源于VCO相位噪声,表明定时抖动极低。
  • CML驱动器在1 mm键合线长度下实现3 dB带宽5.5 GHz,而在5 mm键合线长度下下降至3.6 GHz,凸显了使用短互连的重要性。
  • 眼图仿真显示眼图清晰打开,5 Gbps下输出峰峰值幅度超过400 mV,证实了信号完整性。
  • 该设计采用0.25 µm SoS CMOS工艺制造,具备高速运行能力(fT = 90 GHz)和对粒子物理应用的增强抗辐射性能。

更好的研究,从现在开始

从阅读论文到最终审阅,大幅缩短您的研究时间。

无需绑定信用卡

本解读由 AI 生成,并经人工编辑审核。