[论文解读] Development of CMOS pixel sensors for tracking and vertexing in high energy physics experiments

S. Senyukov, J. Baudot+10 more|arXiv (Cornell University)|Feb 10, 2014

Particle Detector Development and Performance参考文献 10被引用 5

一句话总结

本文介绍了用于高能物理追踪与顶点探测的CMOS像素传感器（CPS）的开发，利用商用0.18 µm CMOS工艺实现了亚20 µm像素间距及每层0.2–0.3% X₀的材料预算。主要成果包括粒子探测效率>99.5%、误触发率低于10⁻⁵，以及单点分辨率约5 µm，验证了MISTRAL架构在ALICE-ITS与CBM-MVD升级中的适用性。

ABSTRACT

CMOS pixel sensors (CPS) represent a novel technological approach to building charged particle detectors. CMOS processes allow to integrate a sensing volume and readout electronics in a single silicon die allowing to build sensors with a small pixel pitch ($\sim 20 μm$) and low material budget ($\sim 0.2-0.3\% X_0$) per layer. These characteristics make CPS an attractive option for vertexing and tracking systems of high energy physics experiments. Moreover, thanks to the mass production industrial CMOS processes used for the manufacturing of CPS the fabrication construction cost can be significantly reduced in comparison to more standard semiconductor technologies. However, the attainable performance level of the CPS in terms of radiation hardness and readout speed is mostly determined by the fabrication parameters of the CMOS processes available on the market rather than by the CPS intrinsic potential. The permanent evolution of commercial CMOS processes towards smaller feature sizes and high resistivity epitaxial layers leads to the better radiation hardness and allows the implementation of accelerated readout circuits. The TowerJazz $0.18 μm$ CMOS process being one of the most relevant examples recently became of interest for several future detector projects. The most imminent of these project is an upgrade of the Inner Tracking System (ITS) of the ALICE detector at LHC. It will be followed by the Micro-Vertex Detector (MVD) of the CBM experiment at FAIR. Other experiments like ILD consider CPS as one of the viable options for flavour tagging and tracking sub-systems.

研究动机与目标

• 开发具有高空间分辨率和低材料预算的CMOS像素传感器（CPS），用于高能物理实验中的顶点探测与轨迹测量。
• 克服混合像素探测器的局限性，如50 µm像素间距和约1% X₀材料预算，这些限制了动量分辨率的提升。
• 利用商用CMOS工艺（如TowerJazz 0.18 µm）以降低制造成本，并提升抗辐射能力与读出速度。
• 在辐射环境与束流测试中验证CPS性能，为LHC（ALICE-ITS）与FAIR（CBM-MVD）未来探测器升级提供支持。
• 优化读出架构——通过列末端判别器实现单行与双行滚动快门读出，以最小化噪声并最大化探测效率。

提出的方法

• 使用TowerJazz 0.18 µm CMOS工艺（掺杂高电阻率外延层，约400 Ω·cm）制造原型CPS芯片（MISTRAL与ASTRAL）。
• 在单个硅芯片上集成传感器与读出电路，实现像素内电子学（包括前置放大器、成形电路与判别器）的单片集成。
• 采用双行滚动快门读出结构，结合列末端判别器，实现高速、低噪声读出并减少串扰。
• 通过增大前置放大器输入晶体管的栅极尺寸，抑制随机电报噪声（RTS），实现噪声抑制。
• 在实验室中测量固定图案噪声（FPN）与时间噪声（TN），并在DESY使用电子束进行束流测试，评估探测效率与误触发率。
• 分析噪声分布与阈值依赖性，以优化判别器设置，确保信噪比（SNR）性能得以保持。

实验结果

研究问题

• RQ1 采用0.18 µm CMOS工艺的CMOS像素传感器能否在ALICE-ITS与CBM-MVD升级中实现足够的抗辐射能力与读出速度？
• RQ2 像素内晶体管栅极尺寸的减小在多大程度上可抑制随机电报噪声（RTS），并将误触发率降低至10⁻⁵以下？
• RQ3 在0.18 µm CMOS工艺下，采用22×33 µm²像素的CPS可实现的单点分辨率是多少？
• RQ4 通过列末端判别器实现的双行滚动快门读出能否在最小化串扰与噪声的同时，保持>99.5%的粒子探测效率？
• RQ5 CPS的材料预算（每层0.2–0.3% X₀）与混合像素探测器相比，在动量分辨率方面有何优势？

主要发现

• MISTRAL架构在广泛判别器阈值范围内均实现了超过99.5%的粒子探测效率，证实其在束流测试中具有优异的鲁棒性。
• 通过优化输入晶体管的栅极尺寸，误触发率成功降低至10⁻⁵以下，有效抑制了RTS噪声。
• 22×33 µm²像素的单点分辨率估计为~5 µm，满足ALICE-ITS升级的技术要求。
• MISTRAL架构的上游部分（包括通过列末端判别器实现的双行滚动快门读出）已在束流与实验室测试中成功验证。
• 在MIMOSA-22THR-B芯片中观测到的串扰效应归因于双行读出中的多线路相互作用，预计将在未来原型中得到解决。
• TowerJazz 0.18 µm CMOS工艺展现出足够的抗辐射能力与读出速度，适用于高计数率物理应用，支持2014年启动全尺寸CPS生产。