[论文解读] DSAC: Low-Cost RowHammer Mitigation Using In-DRAM Stochastic and Approximate Counting Algorithm

Seungki Hong, Dongha Kim+5 more|arXiv (Cornell University)|Feb 7, 2023

Low-power high-performance VLSI design被引用 15

一句话总结

DSAC 在 DRAM 内部引入随机化与近似计数的时间加权计数，以缓解 Rowhammer 与 Passing Gate Effect，实现比基于计数的方法低 49x 的最大扰动。

ABSTRACT

This paper provides the fundamental mechanisms of two types of row activation-induced bit flips and proposes in-DRAM protection techniques. RowBleed occurs when a victim row experiences charge leakage due to transistor's threshold voltage lowering induced by long activation of a neighboring aggressor row. Therefore, this paper proposes Time-Weighted Counting for RowBleed mitigation, which assigns greater counter weights to rows that are activated for longer durations. On the other hand, RowHammer occurs when a victim row experiences electron injection due to frequent activation of a neighboring aggressor row. Similarly, Extended RowHammer, the phenomenon where victim rows are two rows beyond aggressor rows, is also caused by electron injection due to frequent activation of a neighboring aggressor row. Consequently, accurate detection of aggressor rows is crucial. Therefore, this paper proposes RowHammer mitigation algorithm named DSAC (in-DRAM Stochastic and Approximate Counting algorithm), which utilizes a replacement probability that adjusts based on the count of the old row. This paper introduces a RowHammer protection index called Maximum Disturbance, which measures the maximum accumulated number of row activations within an observation period. The experimental results demonstrate that DSAC can achieve 133x lower Maximum Disturbance than the state-of-the-art counter-based algorithm.

研究动机与目标

• 理解两种激活引起的位翻转（Passing Gate Effect 与 Rowhammer），及其对系统级的影响。
• 提出在 DRAM 内部的 DSAC，使用随机替换和近似计数来过滤 decoy-rows。
• 使用 Time-Weighted Counting 来缓解 Passing Gate Effect。
• 开发与 MPA_tREFIe 相关联的自适应 TRR 阈值（TRR_TH），以应对 MR4 启用的系统。

提出的方法

• 引入在 DRAM 内部的 DSAC，使用随机替换来过滤 decoy-rows。
• 采用近似计数（Space-Saving 风格）以降低面积。
• 实现 Time-Weighted Counting，设 W_C = alpha * log2(tRAS / tRASmin) 以缓解 Passing Gate Effect。
• 根据 RH_TH 和 MPA_tREFIe 定义自适应 TRR_TH 以应对 MR4。
• 给出具有四个计数表、PRNG 种子混合器、LFSR、Probability LUT，以及一个 P(r) = 1 / (min_cnt + 1) 的 DSAC 算法的体系结构。
• 提供伪代码和分析，给出 Ce（count error）界限以及面积估算。

实验结果

研究问题

• RQ1 在严格的计数预算下，如何过滤 decoy-rows 以保留 Rowhammer 检测？
• RQ2 在像 MR4 这样的内存标准约束下，in-DRAM DSAC 能否维持有效的 TRR？
• RQ3 TRR_TH 应如何适应 MPA_tREFIe 的变化以对抗双面 hammer？
• RQ4 使用 DSAC 能达到的 Rowhammer 缓解改进（Maximum Disturbance）是多少？

主要发现

• DSAC 在 Maximum Disturbance 上比最先进的基于计数的算法低 49x。
• Time-Weighted Counting 通过对长激活进行加权来缓解 Passing Gate Effect。
• DSAC 通过随机替换过滤 decoy-rows，以在计数表中保留 Rowhammer 行。
• 绑定到 MPA_tREFIe 的自适应 TRR_TH 在 MR4 情景下提高保护。
• 该架构支持可扩展的计数预算，且仍保持有效的 TRR 操作。