[论文解读] Dynamic FPGA Detection and Protection of Hardware Trojan: A Comparative Analysis

Amr Alanwar, Mona A. Aboelnaga+3 more|arXiv (Cornell University)|Nov 3, 2017

Physical Unclonable Functions (PUFs) and Hardware Security参考文献 21被引用 4

一句话总结

本文提出了一种无需黄金参考设计的FPGA硬件后门运行时检测与防护机制，利用动态部分重配置和运行时监控。结果表明，简单方法的开销可忽略不计，而高级技术虽增加延迟和功耗，但能实现后门检测与系统清理，通过FPGA实现验证了其可行性。

ABSTRACT

Hardware Trojan detection and protection is becoming more crucial as more untrusted third parties manufacture many parts of critical systems nowadays. The most common way to detect hardware Trojans is comparing the untrusted design with a golden (trusted) one. However, third-party intellectual properties (IPs) are black boxes with no golden IPs to trust. So, previous attempts to detect hardware Trojans will not work with third-party IPs. In this work, we present novel methods for Trojan protection and detection on field programmable gate arrays (FPGAs) without the need for golden chips. Presented methods work at runtime instead of test time. We provide a wide spectrum of Trojan detection and protection methods. While the simplest methods have low overhead and provide limited protection mechanisms, more sophisticated and costly techniques are introduced that can detect hardware Trojans and even clean up the system from infected IPs. Moreover, we study the cost of using the FPGA partial reconfiguration feature to get rid of infected IPs. In addition, we discuss the possibility to construct IP core certificate authority that maintains a centralized database of unsafe vendors and IPs. We show the practicality of the introduced schemes by implementing the different methodologies on FPGAs. Results show that simple methods present negligible overheads and as we try to increase security the delay and power overheads increase.

研究动机与目标

• 解决FPGA系统中因缺乏黄金参考设计而难以应对的不可信第三方IP核日益严峻的挑战。
• 开发不依赖预先可信设计的硬件后门运行时检测与防护机制。
• 评估不同运行时防护技术在FPGA上的可行性与性能权衡。
• 探索利用部分重配置在运行时隔离或移除受感染IP核的可行性。
• 提出一个集中式IP核证书机构，用于追踪并标记不可信供应商与IP核。

提出的方法

• 利用FPGA行为特征的运行时监控检测硬件后门的异常信号。
• 通过动态部分重配置在运行时替换或隔离潜在受感染的IP核。
• 设计轻量级运行时检查机制，实现极低面积与功耗开销，支持实时验证。
• 提出分层防护模型，从基础监控到感染检测后的完整系统清理。
• 提出证书机构框架，维护不可信IP供应商与组件的集中化数据库。
• 在实际FPGA平台上实现并评估所有方案，以测量开销与有效性。

实验结果

研究问题

• RQ1 是否可以在不访问黄金参考设计的情况下实现在运行时检测硬件后门？
• RQ2 不同运行时检测与防护技术的性能开销（延迟、功耗、面积）如何？
• RQ3 动态部分重配置在从运行时移除受感染IP核方面效果如何？
• RQ4 集中式IP证书机构能否提升不可信FPGA生态中的信任管理？
• RQ5 在运行时防护方案中，检测灵敏度与系统资源消耗之间存在何种权衡？

主要发现

• 简单运行时检测方法在面积、延迟和功耗方面的开销可忽略不计。
• 更复杂的检测与清理机制虽增加延迟与功耗，但在现代FPGA上仍具可行性。
• 动态部分重配置可有效实现在运行时隔离并替换受感染的IP核。
• 所提出的证书机构框架提供了一种可扩展的方法，用于追踪并标记不可信IP供应商与组件。
• 在FPGA平台上的实验结果证实了所提运行时防护方案的实用性和有效性。
• 本研究证明，即使在缺乏黄金参考设计的情况下，运行时检测依然可行，尤其适用于第三方黑箱IP。