[论文解读] Early Output Hybrid Input Encoded Asynchronous Full Adder and Relative-Timed Ripple Carry Adder

Padmanabhan Balasubramanian, K. Prasad|arXiv (Cornell University)|Aug 3, 2016

Low-power high-performance VLSI design参考文献 13被引用 7

一句话总结

本文提出一种基于双轨与1-of-4延迟无关编码的早期输出混合输入编码异步全加器，实现数据相关前向延迟与最小反向延迟。在行波进位加法器（RCA）中应用时，在内部进位具有小相对定时假设的条件下，相比现有32位RCA，前向延迟降低7.9%，面积减少5.6%，理论周期时间提升10.9%。

ABSTRACT

This paper presents a new early output hybrid input encoded asynchronous full adder designed using dual-rail and 1-of-4 delay-insensitive data codes. The proposed full adder when cascaded to form a ripple carry adder (RCA) necessitates the use of a small relative-timing assumption with respect to the internal carries, which is independent of the RCA size. The forward latency of the proposed hybrid input encoded full adder based RCA is data-dependent while its reverse latency is the least equaling the propagation delay of just one full adder. Compared to the best of the existing hybrid input encoded full adders based 32-bit RCAs, the proposed early output hybrid input encoded full adder based 32-bit RCA enables respective reductions in forward latency and area by 7.9% and 5.6% whilst dissipating the same average power; in terms of the theoretically computed cycle time, the latter reports a 10.9% reduction compared to the former.

研究动机与目标

• 设计一种具备早期输出能力的异步全加器，以减少行波进位加法器中的前向延迟。
• 通过确保反向延迟仅等于一个全加器的传播延迟，实现反向延迟最小化。
• 在保持与现有设计相同平均功耗的前提下，减少面积与功耗。
• 利用混合输入编码与延迟无关编码，实现可扩展的高性能加法器设计。
• 引入对内部进位信号的微小相对定时假设，且该假设与RCA尺寸无关。

提出的方法

• 全加器采用双轨与1-of-4延迟无关数据编码，以确保异步电路中无竞争条件操作。
• 采用混合输入编码方式表示输入信号，以支持早期输出检测。
• 设计采用定制逻辑结构，使和输出能基于输入跳变尽可能早地生成。
• 行波进位加法器（RCA）在内部进位信号采用小相对定时假设下实现，使进位传播与数据相关延迟解耦。
• 通过确保最慢路径被限制在单个全加器延迟内，对电路进行优化以实现最小反向延迟。
• 使用理论周期时间与延迟指标对32位RCA配置进行综合与评估。

实验结果

研究问题

• RQ1 能否设计一种异步全加器，在保持低反向延迟的同时实现早期输出？
• RQ2 混合输入编码结合双轨与1-of-4编码对行波进位加法器中前向与反向延迟有何影响？
• RQ3 引入对内部进位信号的微小相对定时假设，在面积与性能方面有何影响？
• RQ4 与现有混合输入编码RCA相比，前向延迟与面积可降低多少？
• RQ5 所提RCA相比先前设计的理论周期时间改善程度如何？

主要发现

• 所提出的早期输出混合输入编码全加器相比最佳现有32位RCA，前向延迟降低7.9%。
• 该设计在保持与先前设计相同平均功耗的前提下，面积减少5.6%。
• 相比最佳现有混合输入编码32位RCA，理论周期时间提升10.9%。
• 反向延迟被最小化至仅一个全加器传播延迟，确保最坏情况延迟最小。
• 内部进位的相对定时假设微小且与RCA尺寸无关，支持可扩展设计。
• 采用1-of-4与双轨编码确保异步环境中无竞争条件操作，提升鲁棒性。