[论文解读] Enabling Effective FPGA Debug using Overlays: Opportunities and Challenges

Fatemeh Eslami, Eddie Hung+1 more|arXiv (Cornell University)|Jun 21, 2016

Embedded Systems Design Techniques参考文献 14被引用 8

一句话总结

本文提出使用FPGA叠加层（overlay）来实现高效、快速的调试，通过允许在可重构设计中动态插入监控代码来达成。该文提出了一套基于叠加层的调试基础设施框架，支持对硬件行为的快速可视化，案例研究证明其在缩短调试周期和提升设计验证效率方面的可行性与优势。

ABSTRACT

FPGAs are going mainstream. Major companies that were not traditionally FPGA-focused are now seeking ways to exploit the benefits of reconfigurable technology and provide it to their customers. In order to do so, a debug ecosystem that provides for effective visibility into a working design and quick debug turn-around times is essential. Overlays have the opportunity to play a key role in this ecosystem. In this overview paper, we discuss how an overlay fabric that allows the user to rapidly add debug instrumentation to a design can be created and exploited. We discuss the requirements of such an overlay and some of the research challenges and opportunities that need to be addressed. To make our exposition concrete, we use two previously-published examples of overlays that have been developed to implement debug instrumentation.

研究动机与目标

• 为应对FPGA在非传统领域日益普及所带来的高效FPGA调试需求。
• 识别构建可扩展、用户友好的可重构硬件调试生态系统的挑战。
• 展示叠加层架构如何简化将调试监控代码集成到FPGA设计中的过程。
• 提出构建此类基于叠加层的调试基础设施所涉及的研究机遇与技术挑战。

提出的方法

• 设计一种抽象底层FPGA资源的叠加层架构，以支持高级别调试监控代码的插入。
• 利用先前发表的叠加层实例，说明信号追踪与监控等调试功能的实际实现。
• 通过叠加层抽象层实现调试组件的运行时重构。
• 支持模块化且可组合的调试监控代码，可在不重新设计整个FPGA配置的前提下添加。
• 复用现有叠加层架构，以最小化性能开销并简化部署。
• 定义软硬件接口，使开发人员能够轻松在设计阶段和运行时启用与管理调试功能。

实验结果

研究问题

• RQ1 如何设计叠加层架构，以支持在FPGA设计中实现快速且灵活的调试监控代码插入？
• RQ2 基于叠加层的高效FPGA调试生态系统在系统层面的关键需求是什么？
• RQ3 基于叠加层的调试监控代码会引入哪些性能与资源开销，以及如何最小化这些开销？
• RQ4 叠加层如何实现无需完整重新编译或对设计进行深层架构修改的调试？
• RQ5 在使基于叠加层的FPGA调试在工业应用中实现可扩展与实用化方面，关键的研究挑战是什么？

主要发现

• 基于叠加层的调试支持动态插入监控代码，与传统方法相比显著缩短了调试周期。
• 使用叠加层使开发人员无需修改核心设计即可添加调试功能，提升了开发敏捷性。
• 案例研究显示，叠加层架构能够以可接受的资源开销支持信号追踪与监控等关键调试功能。
• 叠加层提供的抽象简化了调试工具的集成，使FPGA调试对非专家用户更加友好。
• 在最小化性能影响并确保在复杂、大规模FPGA设计中可扩展性方面，仍存在研究挑战。
• 本文明确了利用叠加技术构建全面、可投入生产的FPGA调试生态系统的清晰研究方向。