Skip to main content
QUICK REVIEW

[论文解读] Engineering fast bias-preserving gates on stabilized cat qubits

Qian Xu, Joseph K. Iverson|arXiv (Cornell University)|May 28, 2021
Quantum Computing Algorithms and Architecture被引用 5
一句话总结

本文提出了一种基于导数控制(DBC)的快速、偏置保持(BP)量子门,用于稳定化的猫态量子比特,通过抑制非绝热误差,实现在保持高噪声偏置的同时实现高保真度操作。与绝热或简单硬脉冲门相比,该方法在串联量子误差纠正中实现了更高的门保真度和更低的资源开销。

ABSTRACT

Stabilized cat codes can provide a biased noise channel with a set of bias-preserving (BP) gates, which can significantly reduce the resource overhead for fault-tolerant quantum computing. All existing schemes of BP gates, however, require adiabatic quantum evolution, with performance limited by excitation loss and non-adiabatic errors during the adiabatic gates. In this work, we apply a derivative-based leakage suppression technique to overcome non-adiabatic errors, so that we can implement fast BP gates on Kerr-cat qubits with improved gate fidelity while maintaining high noise bias. When applied to concatenated quantum error correction, the fast BP gates can not only improve the logical error rate but also reduce resource overhead, which enables more efficient implementation of fault-tolerant quantum computing.

研究动机与目标

  • 为克服绝热BP门在稳定猫态量子比特上性能受限的问题,其主要受激发态损耗和非绝热误差的制约。
  • 开发快速BP门,在显著降低非绝热误差的同时保持高噪声偏置。
  • 通过优化门保真度和噪声偏置,改善串联量子误差纠正中的逻辑错误率并降低资源开销。
  • 通过单位控制协同抑制泄漏和退相干,实现高效容错量子计算。

提出的方法

  • 作者将基于导数的泄漏抑制(DBC)技术应用于Kerr参量振荡器(KPO)的时间演化控制,以最小化非绝热跃迁。
  • 该方法采用具有整形脉冲的时间依赖驱动哈密顿量,抑制向高激发态的跃迁,从而减少非共振泄漏。
  • DBC控制被用于在Kerr猫态量子比特上实现快速Z旋转门和CX门,保持系统固有的噪声偏置。
  • 通过包含光子损耗和耗散的电路级噪声模型,将该方法与绝热门和简单硬脉冲门进行比较。
  • 通过门保真度、噪声偏置以及串联重复码和表面码中的逻辑错误率来评估性能。
  • 分析包括对门时间与码距的优化,以在现实噪声条件下最小化逻辑错误率。

实验结果

研究问题

  • RQ1能否在Kerr猫态量子比特上实现快速、非绝热的BP门,同时保持高噪声偏置?
  • RQ2与绝热或硬脉冲方案相比,基于导数的控制如何抑制BP门中的非绝热误差?
  • RQ3在串联量子误差纠正中,门保真度、噪声偏置与逻辑错误率之间的权衡关系如何?
  • RQ4快速DBC控制门是否能降低容错量子计算架构中的资源开销?
  • RQ5光子损耗如何影响快速BP门的性能?是否能维持高保真度操作?

主要发现

  • DBC控制的快速BP门在门保真度上优于绝热或硬脉冲方案,尤其在非绝热误差占主导的快速门操作区域。
  • 快速DBC门保持了与耗散门相当的高噪声偏置,在所考虑的参数区域内噪声偏置比约为1000:1。
  • 在串联重复码中,DBC控制的Kerr CX门在低损耗率下将最小逻辑错误率降低了约一个数量级,优于耗散门。
  • 由于对非绝热X和Z错误的更好抑制,快速DBC门在逻辑错误率上优于简单硬脉冲BP门。
  • 对门时间和码距的优化表明,快速DBC门可在表面码架构中以更低的资源开销实现更低的逻辑错误率。
  • 该方法为利用具有工程化非线性和定制耗散的Kerr猫态量子比特实现高保真、低开销的容错量子计算提供了可行路径。

更好的研究,从现在开始

从阅读论文到最终审阅,大幅缩短您的研究时间。

无需绑定信用卡

本解读由 AI 生成,并经人工编辑审核。