[论文解读] Error tracing in linear and concatenated quantum circuits

Ritajit Majumdar, Saikat Basu+2 more|arXiv (Cornell University)|Dec 23, 2016

Quantum Computing Algorithms and Architecture参考文献 23被引用 8

一句话总结

本文提出一种错误追踪技术，仅在错误概率超过阈值时动态放置量子错误纠正（QECC）模块，从而在经典与嵌套量子电路中均减少QECC开销。通过结合门操作与内存错误概率计算，并采用容错门设计，该方法显著降低所需QECC模块数量——在线性电路中常减少至零，在嵌套编码中亦实现大幅节省——且不损害容错性。

ABSTRACT

Descriptions of quantum algorithms, communication etc. protocols assume the existence of closed quantum system. However, real life quantum systems are open and are highly sensitive to errors. Hence error correction is of utmost importance if quantum computation is to be carried out in reality. Ideally, an error correction block should be placed after every gate operation in a quantum circuit. This increases the overhead and reduced the speedup of the quantum circuit. Moreover, the error correction blocks themselves may induce errors as the gates used for error correction may be noisy. In this paper, we have proposed a procedure to trace error probability due to noisy gates and decoherence in quantum circuit and place an error correcting block only when the error probability exceeds a certain threshold. This procedure shows a drastic reduction in the required number of error correcting blocks. Furthermore, we have considered concatenated codes with tile structure layout lattice architecture[25][21],[24] and SWAP gate based qubit transport mechanism. Tracing errors in higher levels of concatenation shows that, in most cases, after 1 or 2 levels of concatenation, the number of QECC blocks required become static. However, since the gate count increases with increasing concatenation, the percentage saving in gate count is considerably high.

研究动机与目标

• 通过避免在每个门操作后冗余地放置QECC模块，减少真实世界量子电路中量子错误纠正的资源开销。
• 解决在噪声量子系统中错误传播的挑战，其中重复的错误纠正会阻碍运算速度并增加资源成本。
• 开发一种基于阈值的错误追踪机制，仅在错误概率超过预设限制时才触发QECC。
• 将该技术扩展至具有格点架构的嵌套量子码，展示在门数与QECC模块数量上的显著节省。
• 在真实误差模型下，评估该方法在多种量子计算技术（如离子阱、超导、中性原子）中的表现。

提出的方法

• 基于泡利错误模型的概率错误追踪模型，分别追踪门级错误与内存错误（退相干）。
• 采用离线算法计算随时间累积的错误概率，考虑门操作期间空闲量子比特的持续时间。
• 在QECC模块中集成容错门，即使纠正电路本身存在噪声，也能限制错误传播。
• 将该方法应用于线性电路与嵌套码，包括具有板状结构格点布局的Bacon-Shor、Steane与Knill码。
• 在嵌套架构中使用SWAP操作实现量子比特传输，以模拟真实的量子比特移动与错误累积。
• 将门错误概率与内存错误概率相结合，计算每个电路段的总错误概率。

实验结果

研究问题

• RQ1 错误追踪能否在不损害容错性的情况下，减少线性量子电路中所需QECC模块的数量？
• RQ2 在嵌套量子电路中，错误概率如何演化？其在何时趋于稳定？
• RQ3 不同量子计算技术（如离子阱、超导）对基于阈值的QECC放置有效性有何影响？
• RQ4 在嵌套码中，使用动态错误追踪可将门数与资源开销减少多少？
• RQ5 在纠正电路本身存在噪声的情况下，QECC模块中使用容错门是否能有效防止错误传播？

主要发现

• 所提出的方法在许多线性量子电路中可将所需QECC模块数量减少至零，尤其在错误概率较低时效果显著。
• 对于嵌套码，经过1–2级嵌套后，所需QECC模块数量趋于稳定，表明错误容错能力已实现收敛。
• 在离子阱与超导技术中，该方法可实现高达99.98%的QECC模块减少，部分基准电路中节省超过99%。
• 即使在错误率较高的技术（如量子点与中性原子）中，该方法在嵌套码架构中仍可实现高达98.5%的显著节省。
• 随着嵌套层级的增加，门数减少的百分比依然保持高位，表明该方法具备良好的可扩展性与效率。
• 在QECC模块中使用容错门可确保错误传播被有效控制，验证了该方法在噪声纠正电路下的鲁棒性。