[论文解读] Exponential suppression of bit or phase flip errors with repetitive quantum error correction

Zijun Chen, Kevin J. Satzinger+89 more|arXiv (Cornell University)|Feb 11, 2021

Quantum Computing Algorithms and Architecture被引用 10

一句话总结

该论文展示了在二维超导量子比特阵列中，利用一维重复码对比特翻转错误和相位翻转错误实现指数级抑制，当物理量子比特数量从5个增加到21个时，逻辑错误率降低超过100倍，且在50轮错误纠正过程中性能稳定。该工作还引入了高精度的错误关联分析，并证实了错误的局域性，验证了超导平台向容错量子计算迈进的进展。

ABSTRACT

Realizing the potential of quantum computing will require achieving sufficiently low logical error rates. Many applications call for error rates in the $10^{-15}$ regime, but state-of-the-art quantum platforms typically have physical error rates near $10^{-3}$. Quantum error correction (QEC) promises to bridge this divide by distributing quantum logical information across many physical qubits so that errors can be detected and corrected. Logical errors are then exponentially suppressed as the number of physical qubits grows, provided that the physical error rates are below a certain threshold. QEC also requires that the errors are local and that performance is maintained over many rounds of error correction, two major outstanding experimental challenges. Here, we implement 1D repetition codes embedded in a 2D grid of superconducting qubits which demonstrate exponential suppression of bit or phase-flip errors, reducing logical error per round by more than $100 imes$ when increasing the number of qubits from 5 to 21. Crucially, this error suppression is stable over 50 rounds of error correction. We also introduce a method for analyzing error correlations with high precision, and characterize the locality of errors in a device performing QEC for the first time. Finally, we perform error detection using a small 2D surface code logical qubit on the same device, and show that the results from both 1D and 2D codes agree with numerical simulations using a simple depolarizing error model. These findings demonstrate that superconducting qubits are on a viable path towards fault tolerant quantum computing.

研究动机与目标

• 通过量子误差纠正（QEC）在超导量子比特中实现逻辑错误的指数级抑制。
• 在多个纠错轮次中展示稳定的纠错性能，以应对容错量子计算中的关键挑战。
• 首次使用高精度分析方法，表征QEC器件中错误的局域性。
• 在相同硬件平台上，通过对比一维重复码与二维表面码的QEC性能，验证其一致性。

提出的方法

• 在超导量子比特的二维阵列中实现一维重复码，将逻辑量子比特编码在多个物理量子比特上。
• 通过重复执行 syndrome 测量和错误纠正，维持逻辑态在时间上的完整性。
• 开发一种高精度方法，用于分析QEC器件中的错误关联，以评估错误的局域性。
• 应用简单的去极化错误模型，对一维和二维码的实验结果进行数值模拟并进行对比。
• 在同一器件上集成一个小型二维表面码逻辑量子比特，用于交叉验证纠错性能。
• 将实验结果与数值模拟进行比较，确认其与理论预期的一致性。

实验结果

研究问题

• RQ1 在一维重复码的二维超导量子比特架构中，随着物理量子比特数量的增加，能否实现比特翻转和相位翻转错误的指数级抑制？
• RQ2 在本实验中，纠错性能是否能在超过50轮纠错中保持稳定？
• RQ3 错误在器件中的局域化程度如何？能否通过所提出的分析方法实现高精度测量？
• RQ4 一维重复码的实验结果是否与同一硬件平台上二维表面码的结果一致？
• RQ5 观察到的错误行为是否与模拟中使用的简单去极化错误模型一致？

主要发现

• 当一维重复码中的物理量子比特数量从5个增加到21个时，逻辑错误率降低了超过100倍。
• 错误抑制在50轮纠错过程中保持稳定，证明了在实时QEC协议中具有持续的性能表现。
• 高精度错误关联分析方法首次实现了对QEC器件中错误局域性的表征。
• 一维重复码和小型二维表面码的实验结果，与使用简单去极化错误模型的数值模拟结果在定量上高度一致。
• 研究结果证实，当物理错误率低于阈值且错误具有局域性时，超导量子比特能够支持容错量子计算。