[论文解读] Fabrication of High Aspect Ratio Micro-Penning-Malmberg Gold Plated Silicon Trap Arrays

Alireza Narimannezhad, Joshah Jennings+2 more|arXiv (Cornell University)|Jul 9, 2013

Muon and positron interactions and applications参考文献 14被引用 4

一句话总结

本文提出了一种新颖的制造工艺，用于制造高深宽比（1000:1）的微Penning-Malmberg金镀硅阱阵列，利用10 V电场存储高达10^12个正电子。通过结合深反应离子蚀刻（DRIE）、金溅射、热压键合和电镀工艺，作者实现了均匀、低功函数的表面，并通过WARP模拟表明，磁场对齐必须精确到±2×10^{-4}°以内，才能在10 cm长的阱中保留超过60%的被捕获正电子。

ABSTRACT

Acquiring a portable high density charged particles trap might consist of an array of micro-Penning-Malmberg traps (microtraps) with substantially lower end barriers potential than conventional Penning-Malmberg traps [1]. We report on the progress of the fabrication of these microtraps designed for antimatter storage such as positrons. The fabrication of large length to radius aspect ratio (1000:1) microtrap arrays involved advanced techniques including photolithography, deep reactive ion etching (DRIE) of silicon wafers to achieve through-vias, gold sputtering of the wafers on the surfaces and inside the vias, and thermal compression bonding of the wafers. This paper describes the encountered issues during fabrication and addresses geometry errors and asymmetries. In order to minimize the patch effects on the lifetime of the trapped positrons, the bonded stacks were gold electroplated to achieve a uniform gold surface. We show by simulation and analytical calculation that how positrons confinement time depends on trap imperfections.

研究动机与目标

• 开发一种可扩展、便携的高密度带电粒子阱，用于反物质存储，特别是正电子存储。
• 克服传统Penning-Malmberg阱的局限性，即为实现大电荷存储而需要不切实际的高约束势。
• 使用硅片制造深宽比为1000:1（直径100 μm，长度100 mm）的微阱阵列，并实现最小的几何不完美性。
• 通过键合堆叠的金电镀工艺最小化斑块效应，提升正电子约束寿命。
• 通过模拟和解析模型量化几何和磁场对齐误差对正电子约束时间的影响。

提出的方法

• 使用SU-8光刻胶在100 mm硅片上图案化100 μm孔洞，均匀度达80 μm。
• 通过Bosch工艺的深反应离子蚀刻（DRIE）在硅片中形成高深宽比通孔，具有垂直侧壁。
• 采用旋转模具对硅片两表面及孔壁内壁进行金溅射，确保涂层均匀。
• 使用精密加工的夹具对堆叠的晶圆进行热压键合，实现4 μm的对准精度。
• 对键合堆叠进行金电镀，以填充微腔体，获得光滑、均匀的表面，降低斑块电场效应。
• 利用WARP粒子-网格模拟，研究在不同几何和磁场对齐误差下正电子约束动力学。

实验结果

研究问题

• RQ1 微阱晶圆的几何对齐误差如何影响高深宽比硅阱阵列中正电子的约束时间？
• RQ2 在10 cm长的微阱中，为保持超过60%的正电子保留率，磁场对齐误差的可容忍程度是多少？
• RQ3 微腔体引起的表面斑块电场在多大程度上会降低正电子约束性能？电镀工艺能否有效缓解这一问题？
• RQ4 与计算所得的斑块电场效应相比，阱直径变化（±2 μm）对约束性能的影响如何？
• RQ5 哪些制造参数（如DRIE步进时间、掩膜选择性）在高深宽比蚀刻中最为优化，以最小化弯曲和缺口现象？

主要发现

• Bosch DRIE工艺成功在硅片中形成高深宽比（1000:1）的垂直孔洞，但由于设备限制，仍存在弯曲现象。
• 金溅射在孔壁内表面实现了均匀涂层，但检测到微腔体，后经电镀填充。
• 金电镀有效降低了斑块电场效应，预计通过开尔文探针技术测量表面功函数。
• WARP模拟表明，当晶圆对齐误差超过2 μm时，正电子损失显著增加，导致存储能力下降。
• 为在10 cm长的阱中保留超过60%的正电子，磁场对齐误差必须控制在±2×10^{-4}°以内。
• 被捕获正电子的比例与α(Lg)^{-2}呈线性关系，其中α为以度为单位的对齐误差角，Lg为以mm为单位的阱长，拟合结果为y = -6.32x + 79.81（R² ≈ 0.9）。