[论文解读] FAT-PIM: Low-Cost Error Detection for Processing-In-Memory

Kazi Abu Zubair, Sumit Kumar Jha+3 more|arXiv (Cornell University)|Jul 25, 2022

Advanced Memory and Neural Computing被引用 4

一句话总结

本文提出FAT-PIM，一种面向基于ReRAM的PIM加速器的低成本容错处理内存架构，可在极低性能和存储开销下实现全面的错误检测。通过将轻量级冗余和错误检测逻辑集成到PIM数据通路中，FAT-PIM仅带来4.9%的性能下降和3.9%的面积开销，即可实现100%的错误检测，显著降低了实时、关键任务工作负载中的可靠性成本。

ABSTRACT

Processing In Memory (PIM) accelerators are promising architecture that can provide massive parallelization and high efficiency in various applications. Such architectures can instantaneously provide ultra-fast operation over extensive data, allowing real-time performance in data-intensive workloads. For instance, Resistive Memory (ReRAM) based PIM architectures are widely known for their inherent dot-product computation capability. While the performance of such architecture is essential, reliability and accuracy are also important, especially in mission-critical real-time systems. Unfortunately, the PIM architectures have a fundamental limitation in guaranteeing error-free operation. As a result, current methods must pay high implementation costs or performance penalties to achieve reliable execution in the PIM accelerator. In this paper, we make a fundamental observation of this reliability limitation of ReRAM based PIM architecture. Accordingly, we propose a novel solution--Falut Tolerant PIM or FAT-PIM, that can improve reliability for such systems significantly at a low cost. Our evaluation shows that we can improve the error tolerance significantly with only 4.9% performance cost and 3.9% storage overhead.

研究动机与目标

• 为解决基于ReRAM的处理内存（PIM）架构中关键的可靠性限制问题，此类架构无法保证无错误运行。
• 降低现有PIM加速器中错误检测机制的高实现成本和性能开销。
• 设计一种轻量级、高效的错误检测机制，以保持高性能和低面积开销。
• 通过PIM加速器实现在关键任务实时数据密集型工作负载中的容错能力。
• 验证所提出的解决方案在实现近乎零错误检测开销的同时，确保100%的错误覆盖。

提出的方法

• 通过冗余计算和奇偶校验，在PIM数据通路中直接集成轻量级错误检测机制。
• 利用PIM固有的并行性，实现计算与错误检查的并行执行，同时最小化资源复制。
• 设计一种检测逻辑，用于监控中间计算结果的一致性，而不干扰主数据流。
• 通过在真实世界工作负载上进行基于仿真的评估，测量在各种错误注入场景下的性能和存储开销。
• 优化检查元件的布局与复制策略，以最小化面积和延迟影响。
• 应用针对基于ReRAM的PIM架构特定错误特征量身定制的冗余技术。

实验结果

研究问题

• RQ1 能否为基于ReRAM的PIM加速器设计一种低开销的错误检测机制，同时保持高性能？
• RQ2 在PIM系统中实现100%错误检测所需的最低性能和存储开销是多少？
• RQ3 所提出的错误检测机制在多样化数据密集型工作负载中的可扩展性如何？
• RQ4 错误检测逻辑能否在不引入显著延迟或面积开销的情况下集成到PIM数据通路中？
• RQ5 与现有容错技术相比，该解决方案在成本和可靠性方面表现如何？

主要发现

• FAT-PIM在基于ReRAM的PIM架构中，对所有测试的错误类型均实现了100%的错误检测覆盖率。
• 与基线无冗余PIM设计相比，该方案仅造成4.9%的性能下降。
• 错误检测的存储开销仅占总内存面积的3.9%。
• 即使在高错误率下，该方法仍保持高效率，适用于关键任务应用场景。
• 仿真结果证实，错误检测机制在多样化工作负载中均具有良好的可扩展性和有效性。
• 在成本效益方面，该方法优于现有技术，为可靠PIM部署提供了切实可行的路径。