[论文解读] Floorplanning and topology generation for application-specific network-on-chip

Bei Yu, Sheqin Dong+2 more|arXiv (Cornell University)|Jan 18, 2010

Interconnection Networks and Systems参考文献 15被引用 42

一句话总结

本文提出了一种用于特定应用网络芯片（NoC）拓扑生成的两阶段框架：首先，基于划分的布局规划优化组件布局；随后，采用混合启发式算法与最小费用最大流方法，插入交换机和网络接口，通过路径分配最小化功耗。实验评估表明，该方法在功耗方面实现了显著节省。

ABSTRACT

Network-on-Chip(NoC) architectures have been proposed as a promising alternative to classical bus-based communication architectures. In this paper, we propose a two phases framework to solve application-specific NoCs topology generation problem. At floorplanning phase, we carry out partition driven floorplanning. At post-floorplanning phase, a heuristic method and a min-cost max-flow algorithm is used to insert switches and network interfaces. Finally, we allocate paths to minimize power consumption. The experimental results show our algorithm is effective for power saving.

研究动机与目标

• 解决为复杂片上系统架构设计功耗高效、特定应用NoC拓扑的挑战。
• 通过优化交换机布局与通信路径分配，降低NoC设计中的功耗。
• 将布局规划与拓扑综合相结合，提升NoC设计流程中的面积与功耗效率。
• 开发一种可扩展且高效的方法，用于生成针对特定应用工作负载定制的NoC拓扑。

提出的方法

• 应用基于划分的布局规划，根据通信模式将功能模块分组，以减少模块间通信开销。
• 在布局规划后阶段使用启发式方法，确定最优的交换机插入位置，以提升连通性并降低延迟。
• 采用最小费用最大流算法，建模并求解以最小化功耗为目标的网络接口与交换机布局问题。
• 利用最小费用最大流解进行通信路径分配，确保组件间传输的低功耗。
• 将路径分配与交换机及网络接口布局相结合，联合最小化总功耗。
• 通过在统一框架中结合布局规划与拓扑综合，确保最终拓扑既可路由又功耗高效。

实验结果

研究问题

• RQ1 如何有效将布局规划与NoC拓扑生成相结合，以提升功耗效率？
• RQ2 交换机与网络接口布局对整体NoC功耗的影响是什么？
• RQ3 启发式方法与最小费用最大流算法的结合能否有效生成低功耗NoC拓扑？
• RQ4 所提出的两阶段方法与传统NoC设计流程相比，在功耗与面积效率方面表现如何？

主要发现

• 所提出的两阶段框架能有效降低特定应用NoC设计中的功耗。
• 将基于划分的布局规划与拓扑综合相结合，可提升通信效率并减少模块间延迟。
• 利用最小费用最大流进行交换机与接口布局，可实现最优路径分配并最小化能耗。
• 实验结果证实，该方法相比基线方法实现了显著的功耗节省。