[论文解读] Formal Specification & Analysis of Autonomous Systems in PrCCSL/Simulink Design Verifier

Eun-Young Kang, Li Huang|arXiv (Cornell University)|Jun 20, 2018

Formal Methods in Verification参考文献 13被引用 5

一句话总结

本论文提出了一种基于扩展时钟约束规范语言（PrCCSL）与Simulink Design Verifier（SDV）的自主车辆（AV）系统形式化概率建模与验证框架。该框架为弱硬实时（weakly-hard）定时约束引入了概率扩展，以表达具有随机特性的定时行为，将这些约束转化为可验证的证明目标模型（POMs），并在一个AV交通标志识别案例研究中进行了验证，定量验证结果显示在概率定时约束下具有很高的成功率。

ABSTRACT

Modeling and analysis of timing constraints is crucial in automotive systems. EAST-ADL is a domain specific architectural language dedicated to safety-critical automotive embedded system design. In most cases, a bounded number of violations of timing constraints in systems would not lead to system failures when the results of the violations are negligible, called Weakly-Hard (WH). We have previously specified EAST-ADL timing constraints in Clock Constraint Specification Language (CCSL) and transformed timed behaviors in CCSL into formal models amenable to model checking. Previous work is extended in this paper by including support for probabilistic analysis of timing constraints in the context of WH: Probabilistic extension of CCSL, called PrCCSL, is defined and the EAST-ADL timing constraints with stochastic properties are specified in PrCCSL. The semantics of the extended constraints in PrCCSL is translated into Proof Objective Models that can be verified using SIMULINK DESIGN VERIFIER. Furthermore, a set of mapping rules is proposed to facilitate guarantee of translation. Our approach is demonstrated on an autonomous traffic sign recognition vehicle case study.

研究动机与目标

• 为解决安全关键型汽车系统中弱硬实时（WH）定时约束缺乏形式化概率分析的问题。
• 扩展确定性时钟约束规范语言（CCSL），引入概率语义，以建模随机定时行为。
• 通过可靠的翻译管道，实现基于EAST-ADL/TADL的AV系统在Simulink Design Verifier（SDV）中的形式化验证。
• 提供从PrCCSL定时约束到SDV可验证证明目标模型（POMs）的系统性映射。
• 在真实世界的自主交通标志识别车辆案例研究中，验证该方法的可行性和有效性。

提出的方法

• 定义CCSL的概率扩展，称为PrCCSL，用于表达具有概率阈值的随机定时约束，如概率子时钟、延迟以及事件的共现/排除。
• 引入概率运算符如 ⪯p 和 ≺p，以指定某一事件必须在另一事件之前以给定概率（例如95%）发生。
• 开发从PrCCSL表达式到可由SDV处理的Simulink/Stateflow模型的正式映射转换。
• 从转换后的Simulink模型构建证明目标模型（POMs），将概率定时约束编码为形式化验证目标。
• 定义一组系统性映射规则，以确保从PrCCSL到SDV兼容模型的转换过程中保持正确性与完备性。
• 将EAST-ADL功能架构与TADL定时约束集成，形式化为PrCCSL，并利用SDV的概率分析能力进行验证。

实验结果

研究问题

• RQ1 如何以形式化方式指定概率定时约束，使其既能支持弱硬实时行为，又能表达随机特性？
• RQ2 CCSL需要哪些关键语义扩展，才能支持对定时约束的概率推理？
• RQ3 如何系统且正确地将PrCCSL规范转换为Simulink Design Verifier（SDV）可验证的形式化模型？
• RQ4 概率定时约束对AV系统验证覆盖率和性能有何影响？
• RQ5 所提出的框架能否有效验证真实自主车辆案例研究中的端到端定时约束？

主要发现

• 所提出的PrCCSL框架成功扩展了CCSL，引入概率运算符以建模指定置信水平的弱硬实时定时约束。
• 从PrCCSL到SDV可验证POMs的转换有效，31个验证目标（R1–R31）在指定概率约束下全部通过。
• 验证结果显示高成功率：例如，R17（signIn DelayFor 250 on ms） ⪯0.95 {signIn DelayFor (Wctrl + Wvd) on ms} 仅用17.88%的验证时间与6309个测试用例即通过。
• 该方法在复杂AV案例研究中展现出可扩展性与正确性，如{cmrTrig DelayFor 430 on ms} ⪯0.95 {cmrTrig DelayFor (Wcmr + Wsr + Wctrl + Wvd) on ms}等概率约束成功验证。
• 排除约束如 emgcy #0.95 turnLeft 成功通过，验证耗时233.6秒，使用22,861个测试用例，证实其在概率干扰下的鲁棒性。
• 尽管计算开销较高，该方法仍为复杂物理信息系统（CPS）中概率定时的早期验证提供了形式化可靠且可追溯的路径，尤其适用于自主系统。