[论文解读] FPGA Co-processor for the ALICE High Level Trigger

G Grastveit, H. Helstrup+10 more|ArXiv.org|Jun 2, 2003

Advanced Data Storage Technologies参考文献 6被引用 9

一句话总结

本文提出了一种定制的FPGA协处理器，实现了针对ALICE高级触发（HLT）系统的快速、硬件优化的聚类查找算法，采用基于状态机的合并机制与SmartMult乘法器，实现了对时间投影室（TPC）数据的实时2D聚类查找。该设计通过在FPGA上本地执行聚类查找，减少了数据传输开销，在35 MHz时钟频率下实现12%的资源利用率，并在关键路径中保持超过24%的空闲时间，从而能够高效处理高多重性事件。

ABSTRACT

The High Level Trigger (HLT) of the ALICE experiment requires massive parallel computing. One of the main tasks of the HLT system is two-dimensional cluster finding on raw data of the Time Projection Chamber (TPC), which is the main data source of ALICE. To reduce the number of computing nodes needed in the HLT farm, FPGAs, which are an intrinsic part of the system, will be utilized for this task. VHDL code implementing the Fast Cluster Finder algorithm, has been written, a testbed for functional verification of the code has been developed, and the code has been synthesized

研究动机与目标

• 通过将聚类查找任务卸载到FPGA协处理器，减少ALICE高级触发（HLT）系统农场中的数据传输和通信开销。
• 实现实时、高吞吐量的TPC原始数据处理，支持最高200 Hz的事件率和约15 GByte/sec的数据率。
• 开发一种适合FPGA实现的硬件优化聚类查找算法，通过去卷积方法处理重叠聚类。
• 通过基于测试平台的验证流程，将FPGA输出与C++参考结果进行对比，确保功能正确性和性能。

提出的方法

• 聚类查找器处理来自TPC的零抑制、时间有序的ADC值，沿时间轴将它们分组为垂直序列，然后将相邻的pad序列合并为聚类。
• 状态机控制合并逻辑，管理包括merge_add、send_one、send_all和split_cluster在内的聚类状态，逻辑支持序列排序和聚类完成处理。
• 使用SmartMult乘法器替代标准乘法器，以减少LUT使用并提高时钟频率，通过限制乘数范围来减少移位操作，并将超过限制的聚类标记为溢出。
• 系统使用环形缓冲区管理搜索列表和当前列表，基于时间有序输入实现高效的聚类合并和状态转换。
• 测试平台读取以ALTRO格式存储的模拟ALIROOT原始数据，驱动FPGA设计进行仿真，并将输出聚类与C++参考实现进行比较。
• 时序分析确认合并电路在35 MHz下运行，空闲时间超过24%，表明在更高多重性数据下具有充足的余量。

实验结果

研究问题

• RQ1 基于FPGA的聚类查找如何减少ALICE HLT系统中的数据传输和通信开销？
• RQ2 何种硬件优化的算法方法可实现实时2D聚类查找，处理高数据率TPC数据中的重叠聚类？
• RQ3 如何设计资源高效的乘法器，以在FPGA聚类查找电路中保持高时钟频率？
• RQ4 FPGA实现与C++参考算法在性能和准确性方面匹配程度如何？
• RQ5 在真实高多重性条件下，FPGA设计的时序和资源利用率如何？

主要发现

• FPGA协处理器仅使用1937个逻辑单元（占APEX20KE-400-2x FPGA容量的12%），表现出极高的资源效率。
• 该设计在35 MHz时钟频率下运行，合并电路超过24%的时间处于空闲状态，表明在更高事件多重性下具有强大的安全余量。
• 测试平台验证显示，FPGA生成的聚类与C++参考实现完全一致，未发现聚类位置或总电荷的任何差异。
• SmartMult乘法器通过限制乘数范围并使用位移位和加法操作，减少了LUT使用并提高了时钟频率。
• 对于dN/dy = 2500的情况，合并电路在calc_dist状态花费了26.9%的周期，这是最耗时的阶段，但仍处于时序约束范围内。
• 系统通过检测局部极小值并拆分聚类，成功实现了聚类去卷积，显著提升了高多重性环境下的性能。