[论文解读] FPGA Implementation of ECG feature extraction using Time domain analysis

Naveen Sai Madiraju, Naresh Kurella+1 more|arXiv (Cornell University)|Feb 8, 2018

ECG Monitoring and Analysis参考文献 6被引用 6

一句话总结

本文提出了一种基于Virtex-6 FPGA的硬件加速ECG特征提取系统，采用时域分析方法，利用Pan-Tompkins算法进行QRS波检测，随后通过特征提取模块实现实时心律失常检测。通过并行处理，该设计实现了高精度和低延迟，经MIT-BIH心律失常数据库信号的硬件协同仿真验证。

ABSTRACT

An electrocardiogram (ECG) feature extraction system has been developed and evaluated using Virtex-6 FPGA kit which belongs to Xilinx Ltd. In time domain, Pan-Tompkins algorithm is used for QRS detection and it is followed by a feature extractor block to extract ECG features. This whole system can be used to detect cardiac arrhythmia. The completed algorithm was implemented on Virtex-6(XC6VLX240-T) device and tested using hardware co-simulation in Modelsim and simulink environment. The software generated ECG signals are obtained from MIT-BIH arrhythmia Database [1]. The memory and time complexities of the implemented design were recorded and feature extraction has been done. We have achieved satisfactory results which is mainly due to parallel implementation. Therefore accurate arrhythmia detection using hardware implementation a viable approach.

研究动机与目标

• 开发一种用于心律失常检测的实时、硬件加速ECG特征提取系统。
• 在现场可编程门阵列（FPGA）上实现时域ECG处理，以实现低延迟、高吞吐量性能。
• 通过硬件协同仿真和MIT-BIH心律失常数据库的真实ECG信号验证系统。
• 评估FPGA设计的内存和时间复杂度，以评估其实际部署可行性。

提出的方法

• 系统采用Pan-Tompkins算法在时域中实现对QRS波群的鲁棒检测。
• 专用的特征提取模块对检测到的QRS波群进行处理，以提取临床上相关的ECG特征。
• 整个算法在Xilinx Virtex-6 XC6VLX240-T FPGA器件上实现。
• 使用Modelsim和Simulink进行硬件协同仿真，以验证功能正确性。
• 测试和验证所用的ECG信号来自MIT-BIH心律失常数据库。
• 记录内存和时间复杂度指标，以评估系统效率。

实验结果

研究问题

• RQ1 能否在FPGA上高效实现时域ECG特征提取系统，以实现实时心律失常检测？
• RQ2 与纯软件方法相比，FPGA上的并行硬件架构在QRS波检测和特征提取方面如何提升性能？
• RQ3 在FPGA实现ECG信号处理时，内存和时间复杂度之间存在何种权衡？
• RQ4 当处理来自MIT-BIH数据库的真实ECG数据时，该系统在准确性方面表现如何？

主要发现

• 通过并行处理，FPGA实现实现了准确的QRS波检测和特征提取，显著降低了延迟。
• 系统表现出令人满意的性能，证实硬件实现是实现实时ECG分析的可行方法。
• 成功记录了内存和时间复杂度指标，表明在Virtex-6 FPGA上实现了高效的资源利用。
• 在Modelsim和Simulink中进行的硬件协同仿真验证了设计的功能正确性。
• 使用来自MIT-BIH心律失常数据库的真实ECG信号验证了系统的可靠性与临床相关性。