[论文解读] FPGA Implementation of $\mathbb{F}_2$-Linear Pseudorandom Number Generators Based on Zynq MPSoC: a Chaotic Iterations Post Processing Case Study

Mohammed Bakiri, Jean-François Couchot+1 more|arXiv (Cornell University)|Nov 25, 2016

Chaos-based Image/Signal Encryption参考文献 22被引用 4

一句话总结

本论文提出了一种基于FPGA的硬件实现，采用Zynq MPSoC平台实现18个$Δ}_2$-线性伪随机数生成器（PRNG），对比了RTL与高层次综合（HLS）流程。结果表明，混沌迭代作为后处理技术可显著提升统计质量，使原本在TestU01测试套件中失败的PRNG通过严格的Big-Crush套件测试，优化组合实现了高吞吐量与低资源占用，且无需使用DSP或RAM模块。

ABSTRACT

Pseudorandom number generation (PRNG) is a key element in hardware security platforms like field-programmable gate array FPGA circuits. In this article, 18 PRNGs belonging in 4 families (xorshift, LFSR, TGFSR, and LCG) are physically implemented in a FPGA and compared in terms of area, throughput, and statistical tests. Two flows of conception are used for Register Transfer Level (RTL) and High-level Synthesis (HLS). Additionally, the relations between linear complexity, seeds, and arithmetic operations on the one hand, and the resources deployed in FPGA on the other hand, are deeply investigated. In order to do that, a SoC based on Zynq EPP with ARM Cortex-$A9$ MPSoC is developed to accelerate the implementation and the tests of various PRNGs on FPGA hardware. A case study is finally proposed using chaotic iterations as a post processing for FPGA. The latter has improved the statistical profile of a combination of PRNGs that, without it, failed in the so-called TestU01 statistical battery of tests.

研究动机与目标

• 评估并对比18个$Δ}_2$-线性PRNG（xorshift、LFSR、TGFSR、LCG）在FPGA上使用RTL与HLS流程的硬件性能。
• 研究线性复杂度、种子大小及算术运算对FPGA资源利用率与吞吐量的影响。
• 开发基于Zynq的MPSoC平台，用于加速PRNG的硬件原型设计与测试。
• 评估混沌迭代作为后处理技术在提升有缺陷PRNG统计质量方面的有效性。
• 识别最优PRNG组合与混沌迭代参数，以实现高性能、低面积与强统计特性之间的平衡。

提出的方法

• 在Zynq MPSoC平台上，使用RTL与HLS流程实现来自四个家族（xorshift、LFSR、TGFSR、LCG）的18个PRNG。
• 设计一个片上系统（SoC），包含ARM Cortex-A9与可编程逻辑，以加速PRNG的实现与测试。
• 采用混沌迭代（CIs）作为后处理技术，基于三个PRNG的改进策略生成动态选择集合。
• 在CIs中使用非函数$f(x) = \overline{x}$，通过三个PRNG的输出驱动子集选择，以更新状态位。
• 通过位级操作与掩码技术，实现硬件高效的基于CI的PRNG（XOR-CIPRNG），仅选择$\log(\log(n))$个最低有效位作为输出。
• 使用TestU01统计测试套件（特别是Big-Crush套件）评估所有配置的统计质量。

实验结果

研究问题

• RQ1 在FPGA上使用RTL与HLS流程实现时，不同PRNG家族（xorshift、LFSR、TGFSR、LCG）在面积、吞吐量与统计质量方面的表现如何比较？
• RQ2 线性复杂度、种子大小与算术运算之间存在何种关系，以决定PRNG在FPGA上的资源使用与性能表现？
• RQ3 混沌迭代是否能有效改善在标准统计测试中失败的PRNG的统计特性？
• RQ4 哪些PRNG组合与混沌迭代参数配置能实现面积、吞吐量与统计质量之间的最优权衡？
• RQ5 基于混沌迭代的硬件后处理器是否能实现高性能、低面积的PRNG，且无需依赖DSP或RAM模块？

主要发现

• xorshift64与LFSR113生成器在所有测试PRNG中展现出最佳的硬件性能，涵盖面积与吞吐量。
• PCG32与xorshift* PRNG表现出卓越的统计质量，通过了完整的TestU01测试套件，包括最严格的Big-Crush套件。
• 混沌迭代后处理技术成功使所有测试的PRNG组合通过Big-Crush统计测试套件，即使原始生成器在测试中失败。
• 特定组合如[xorshift64, xorshift+, LFSR113]与[xorshift+, xorshift+, Taus88]实现了5.5–6.9 Gbps的吞吐量，面积低于7.8×10³ slices，性能优于MRG32k3a，且未使用DSP或RAM模块。
• 混沌迭代的实现仅需极少额外资源：0–8个RAM块与0–6个DSP，面积范围为6.58×10³至11.2×10³ slices，具体取决于PRNG组合。
• 仅使用混沌策略中的3个最低有效位，即可确保足够的伪随机性，同时保持极低的硬件成本。