[论文解读] FPMax: a 106GFLOPS/W at 217GFLOPS/mm2 Single-Precision FPU, and a 43.7GFLOPS/W at 74.6GFLOPS/mm2 Double-Precision FPU, in 28nm UTBB FDSOI

Jing Pu, Sameh Galal+3 more|arXiv (Cornell University)|Jun 24, 2016

Photonic and Optical Devices被引用 13

一句话总结

FPMax 在 28nm UTBB FDSOI 工艺下实现了一款高度能效的浮点单元（FPU），在单精度模式下达到 106 GFLOPS/W，在双精度模式下达到 43.7 GFLOPS/W。该设计采用优化的流水线阶段、Booth 编码和体偏置控制，实现了每瓦功耗下的高性能，低活动水平下可实现高达 2 倍的能效提升。

ABSTRACT

FPMax implements four FPUs optimized for latency or throughput workloads in two precisions, fabricated in 28nm UTBB FDSOI. Each unit's parameters, e.g pipeline stages, booth encoding etc., were optimized to yield 1.42ns latency at 110GLOPS/W (SP) and 1.39ns latency at 36GFLOPS/W (DP). At 100% activity, body-bias control improves the energy efficiency by about 20%; at 10% activity this saving is almost 2x. Keywords: FPU, energy efficiency, hardware generator, SOI

研究动机与目标

• 使用先进硅工艺设计适用于现代计算工作负载的高能效 FPU。
• 针对延迟敏感型和吞吐量敏感型工作负载，优化 FPU 的性能与能效。
• 探究体偏置控制在不同活动因子下对能效的影响。
• 在单精度和双精度浮点运算中均实现业界领先水平的每瓦性能。
• 展示硬件生成与架构调优在 28nm UTBB FDSOI 工艺中的有效性。

提出的方法

• 设计了四个针对性能与能效进行优化的 FPU 单元，采用定制化流水线阶段与 Booth 编码。
• 利用 28nm UTBB FDSOI 工艺，实现高晶体管密度与优异的栅极控制，降低漏电流并提升性能。
• 采用体偏置控制动态调节阈值电压，降低动态功耗。
• 优化 FPU 架构，实现单精度下 1.42ns 延迟与 110 GFLOPS/W 的性能，双精度下 1.39ns 延迟与 36 GFLOPS/W 的性能。
• 使用硬件生成器，通过可配置参数（如流水线深度和编码方案）快速生成 FPU 变体。
• 在 100% 和 10% 活动因子下评估性能与能效，以评估能效优化技术的可扩展性。

实验结果

研究问题

• RQ1 如何通过架构级与工艺级优化，在现代 CMOS 工艺中最大化 FPU 的能效？
• RQ2 体偏置控制在不同工作负载活动水平下对能效有何影响？
• RQ3 单一 FPU 设计能否在延迟敏感型与吞吐量敏感型工作负载中均实现高性能与高能效？
• RQ4 在 28nm UTBB FDSOI 工艺下，单精度与双精度浮点运算在性能与能效方面存在哪些权衡？
• RQ5 硬件生成技术在多大程度上可实现高性能计算应用中快速、优化的 FPU 设计？

主要发现

• 单精度 FPU 实现 106 GFLOPS/W 的能效，延迟为 1.42ns，展现出卓越的能效表现。
• 双精度 FPU 实现 43.7 GFLOPS/W 的能效，延迟为 1.39ns，为双精度运算树立了高能效的新标杆。
• 体偏置控制在 100% 活动因子下提升约 20% 的能效，在 10% 活动因子下实现接近 2 倍的能效提升。
• 单精度下实现 217 GFLOPS/mm²，双精度下实现 74.6 GFLOPS/mm²，表明具有优异的面积效率。
• 优化的流水线阶段、Booth 编码与体偏置控制的结合，实现了所观测到的每瓦性能增益。
• 硬件生成方法可快速生成针对特定工作负载需求定制的 FPU 变体。