[论文解读] Function Interface Models for Hardware Compilation: Types, Signatures, Protocols

Dan R. Ghica|ArXiv.org|Jul 4, 2009

Embedded Systems Design Techniques参考文献 27被引用 5

一句话总结

本文提出了一种基于博弈语义的硬件编译形式化函数接口模型（FIM），以实现正确、可组合且并发的硬件合成。通过定义一种规范的接口协议（SRA），该协议强制执行安全的资源访问并支持高阶函数，该方法能够从高级代码自动、正确地生成硬件，已通过一个工作原型得到验证：成功将一个12神经元的神经网络编译至FPGA，且资源使用量极低。

ABSTRACT

The problem of synthesis of gate-level descriptions of digital circuits from behavioural specifications written in higher-level programming languages (hardware compilation) has been studied for a long time yet a definitive solution has not been forthcoming. The argument of this essay is mainly methodological, bringing a perspective that is informed by recent developments in programming-language theory. We argue that one of the major obstacles in the way of hardware compilation becoming a useful and mature technology is the lack of a well defined function interface model, i.e. a canonical way in which functions communicate with arguments. We discuss the consequences of this problem and propose a solution based on new developments in programming language theory. We conclude by presenting a prototype implementation and some examples illustrating our principles.

研究动机与目标

• 解决硬件编译领域长期存在的挑战：缺乏用于可靠组件集成的规范函数接口模型（FIM）。
• 克服现有硬件编译器在安全并发、高阶函数和模块化编译方面支持不足的局限。
• 建立一种受编程语言理论启发的形式化、类型论基础，用于硬件编译。
• 实现从高级行为规格自动、正确地构造硬件电路。
• 证明一个明确定义的FIM能够支持复杂、并发且可组合的硬件设计，且运行时开销极小。

提出的方法

• 使用博弈语义作为形式化模型来定义函数接口，通过完全抽象保证正确性并实现构造正确。
• 引入SRA（发送-请求-确认）协议作为函数调用的规范访问协议，强制执行序列化和安全的资源共享。
• 基于博弈语义定义一种类型系统，支持高阶函数，并在编译时强制执行接口契约。
• 设计轻量级激活管理器（AMs），通过SRA协议中介对共享硬件组件的访问，避免使用复杂的互连结构如总线或NoC。
• 将该模型应用于原型编译器，将高级代码转换为门级网表，同时保持语义正确性。
• 采用追踪分析与形式化验证技术，检测并防止并发函数调用中的死锁与竞争条件。

实验结果

研究问题

• RQ1 如何为硬件编译定义一个规范的函数接口模型（FIM），以确保安全且可组合的组件集成？
• RQ2 需要何种协议来安全地管理对共享硬件组件的并发访问，同时保持正确性与性能？
• RQ3 博弈语义能否为硬件编译提供一个形式化基础，以支持高阶函数与完全抽象？
• RQ4 如何设计激活管理器，以在无需中心仲裁或复杂互连结构的情况下高效共享硬件模块？
• RQ5 基于FIM的方法在多大程度上能够实现模块化、独立编译且可互操作的硬件组件？

主要发现

• 所提出的SRA协议通过强制执行严格的序列化和通道规则，成功防止了嵌套和并发函数调用中的死锁与竞争条件。
• 基于博弈语义FIM的原型编译器成功将一个12神经元的反向传播神经网络合成至Spartan XC3S200 FPGA，仅使用了10%的可用触发器、13%的LUT和19%的切片。
• 该实现表明，即使是没有数字设计训练的学生，也能成功从167行高级代码生成可工作的FPGA设计。
• 该方法在无需复杂互连结构（如总线或NoC）的情况下，实现了正确且可组合的硬件合成，降低了面积与时序开销。
• 基于博弈语义的正式类型系统确保了类型错误或不安全交互在编译时即被排除，从而提升了可靠性。
• 该方法支持高阶函数与安全并发，克服了现有C-to-gate编译器的一项主要局限。