[论文解读] Future Large-Scale Memristive Device Crossbar Arrays: Limits Imposed by Sneak-Path Currents on Read Operations

Yansong Gao, Omid Kavehei+3 more|arXiv (Cornell University)|Jul 8, 2015

Advanced Memory and Neural Computing参考文献 13被引用 5

一句话总结

本文提出一种具有本征整流特性的忆阻器件，用于抑制大规模交叉阵列中的偷电流，从而实现可靠的读取操作。通过Verilog-A行为模型，研究表明，最优非线性度与高整流比可显著提升读取余量，同时平衡功耗，为可扩展、高密度存储系统提供设计指导。

ABSTRACT

Passive crossbar arrays based upon memristive devices, at crosspoints, hold great promise for the future high-density and non-volatile memories. The most significant challenge facing memristive device based crossbars today is the problem of sneak-path currents. In this paper, we investigate a memristive device with intrinsic rectification behavior to suppress the sneak-path currents in crossbar arrays. The device model is implemented in Verilog-A language and is simulated to match device characteristics readily available in the literature. Then, we systematically evaluate the read operation performance of large-scale crossbar arrays utilizing our proposed model in terms of read margin and power consumption while considering different crossbar sizes, interconnect resistance values, HRS/LRS (High Resistance State/Low Resistance State) values, rectification ratios and different read-schemes. The outcomes of this study are understanding the trade-offs among read margin, power consumption, read-schemes and most importantly providing a guideline for circuit designers to improve the performance of a memory based crossbar structure. In addition, read operation performance comparison of the intrinsic rectifying memristive device model with other memristive device models are studied.

研究动机与目标

• 解决大规模忆阻交叉阵列中偷路径电流的关键挑战，该问题限制了可扩展性与可靠性。
• 克服现有方案（如1T1M和1D1M结构）的局限性，这些方案存在占地面积大、编程困难或电压分压效应等问题。
• 研究具有本征整流特性的忆阻器件作为偷路径电流本征解决方案的可行性与性能。
• 通过评估读取余量、功耗与器件参数之间的权衡，为电路设计者提供设计指导。
• 系统比较所提出的本征整流器件与其他忆阻模型及读取方案，验证其性能优势。

提出的方法

• 基于已发表的实验参数，开发一种具有本征整流行为的忆阻器件Verilog-A行为模型。
• 仿真该器件模型以匹配报告的I-V特性，包括高达10^6的高整流比和稳定的开关行为。
• 在不同交叉阵列尺寸（16×16至256×256）、互连电阻、HRS/LRS电阻比以及整流参数下，评估读取操作性能。
• 测试三种读取方案：V/3、V/2和F-F（正向-正向），比较其对读取余量和功耗的影响。
• 分析选择器非线性度（通过参数k）对读取余量和功耗的影响，识别出最优非线性窗口。
• 通过大量类似SPICE的仿真，量化在真实阵列条件下读取余量与功耗。

实验结果

研究问题

• RQ1 忆阻器件中的本征整流特性如何抑制大规模交叉阵列中的偷路径电流？
• RQ2 为最大化读取余量同时最小化功耗，选择器的最优非线性度（k）是什么？
• RQ3 交叉阵列尺寸、互连电阻和HRS/LRS电阻比如何影响读取余量与功耗效率？
• RQ4 在不同阵列尺寸下，不同读取方案（V/3、V/2、F-F）在读取余量与功耗方面的表现如何比较？
• RQ5 所提出的本征整流器件与现有1T1M/1D1M架构在性能上存在哪些权衡？

主要发现

• 本征整流忆阻器件通过抑制偷路径电流显著提升了读取余量，整流比高达10^6可进一步增强性能。
• 选择器存在一个最优非线性度（k）——过度非线性反而会降低读取余量并增加功耗，与直观预期相反。
• V/3读取方案在阵列尺寸增大时表现出最佳读取余量，而F-F方案读取余量最差但功耗效率最高。
• 功耗随选择器非线性度（k）升高而增加，表明存在关键权衡，必须在设计中仔细调节。
• 更高的HRS/LRS电阻比和更高的整流比有利于提升读取余量，前提是开关速度与保持能力得以维持。
• 所提出的本征整流器件在读取余量与可扩展性方面优于1D1M和1T1M结构，为实现3D集成、高密度存储提供了可行路径。