[论文解读] Gate defined zero- and one-dimensional confinement in bilayer graphene

Augustinus, M. Goossens+5 more|arXiv (Cornell University)|May 25, 2012

Graphene research and applications被引用 63

一句话总结

本研究通过六方氮化硼（hBN）作为上下介质，实现了在双层石墨烯中门控定义的一维和零维电子束缚。通过在背栅双层石墨烯纳米片上施加分裂顶栅电压，作者实现了在一维狭窄结构中的电导量子化以及在零维量子点中的清晰库仑阻塞，迁移率最高达36,000 cm²/Vs，且通过洛伦兹拟合库仑峰证实了弱隧穿耦合。

ABSTRACT

We report on the fabrication and measurement of nanoscale devices based on bilayer graphene sandwiched between hexagonal boron nitride bottom and top gate dielectrics. The top gates are patterned such that constrictions and islands can be electrostatically induced by applying appropriate voltages to the gates. The high quality of the devices becomes apparent from conductance quantization in the constrictions at low temperature. The islands exhibit clear Coulomb blockade and single-electron transport.

研究动机与目标

• 在不产生刻蚀引起的边缘无序的前提下，实现清洁、光刻定义的双层石墨烯量子束缚。
• 通过在高质量介质基底上使用静电门，克服纳米图案化和悬空器件的局限性。
• 展示通过垂直电场诱导带隙，实现双层石墨烯中可调的1D和0D电子束缚。
• 利用hBN作为介质，在基底支撑器件中实现高电子质量，以最小化无序。
• 为未来在受限双层石墨烯纳米结构中研究电子-电子相互作用、自旋和谷物理提供可能。

提出的方法

• 采用机械剥离和干转移技术制备双层石墨烯器件，以确保高质量界面。
• 使用hBN薄片（上下介质）封装双层石墨烯，以抑制无序并提高迁移率。
• 利用电子束光刻在hBN表面图案化分裂顶栅和Cr/Au电极。
• 施加全局背栅以在双层石墨烯中诱导带隙，实现静电束缚。
• 采用分裂顶栅通过调节栅压形成绝缘势垒，以定义1D狭窄结构和0D量子点。
• 在低温下（低至35 mK）测量输运特性，并利用三维泊松模拟建模栅电容，推断量子点几何结构。

实验结果

研究问题

• RQ1 是否可在基底上实现低无序的门控定义1D和0D束缚的双层石墨烯？
• RQ2 使用hBN作为介质如何影响双层石墨烯中电子输运和束缚的质量？
• RQ3 量子点与输运通道之间的隧穿耦合程度如何？其是否符合弱耦合或强耦合 regime？
• RQ4 此类门控双层石墨烯器件中是否可观测到电导量子化和库仑阻塞？
• RQ5 测量的库仑峰间距和形状如何与充电能、岛尺寸及栅电容相关？

主要发现

• 在一维狭窄结构中观测到电导量子化，表明输运具有相干性，成功实现1D束缚。
• 清晰的库仑阻塞及电导图中的菱形区域证实了零维量子点的形成。
• 在35 mK时最大迁移率达到36,000 cm²/Vs，表明尽管受到电子束辐照影响，仍具有高电子质量。
• 平均库仑峰间距为4 mV，标准偏差为1.4 mV，表明岛尺寸或耦合可能受无序影响而产生变化。
• 采用双曲余割函数对库仑峰进行拟合，表明隧穿耦合较弱，提取的电子温度为69 ± 14 mK。
• 电容分析与三维泊松模拟表明，量子点形成于所有顶栅的中央区域，有效岛直径约为320 nm。