[论文解读] Hardware Implementation of TDES Crypto System with On Chip Verification in FPGA

Prasun Ghosal, Malabika Biswas+1 more|arXiv (Cornell University)|Feb 25, 2010

Cryptographic Implementations and Security参考文献 2被引用 3

一句话总结

本文提出了一种基于Xilinx Virtex-5（XCVLX5110T）FPGA的高速、紧凑的TDES（三重DES）加密与解密系统的VHDL硬件实现。其主要贡献在于使用Chipscope Pro进行片上验证，以及在多个Xilinx FPGA系列上进行的广泛仿真与综合，展示了该TDES在安全通信系统中可靠且高效的性能。

ABSTRACT

Security issues are playing dominant role in today's high speed communication systems. A fast and compact FPGA based implementation of the Data Encryption Standard (DES) and Triple DES algorithm is presented in this paper that is widely used in cryptography for securing the Internet traffic in modern day communication systems. The design of the digital cryptographic circuit was implemented in a Vertex 5 series (XCVLX5110T) target device with the use of VHDL as the hardware description language. In order to confirm the expected behavior of these algorithms, the proposed design was extensively simulated, synthesized for different FPGA devices both in Spartan and Virtex series from Xilinx viz. Spartan 3, Spartan 3AN, Virtex 5, Virtex E device families. The novelty and contribution of this work is in three folds: (i) Extensive simulation and synthesis of the proposed design targeted for various FPGA devices, (ii) Complete hardware implementation of encryption and decryption algorithms onto Virtex 5 series device (XCVLX5110T) based FPGA boards and, (iii) Generation of ICON and VIO core for the design and on chip verification and analyzing using Chipscope Pro. The experimental as well as implementation results compared to the implementations reported so far are quite encouraging.

研究动机与目标

• 开发一种适用于高速通信系统的快速且紧凑的TDES密码算法硬件实现。
• 通过Chipscope Pro实现实时监控与验证，实现TDES设计的可靠片上验证。
• 评估并比较该TDES设计在多个Xilinx FPGA系列（包括Spartan与Virtex系列）中的性能表现。
• 通过广泛的仿真与综合，确保功能正确性与鲁棒性，以保障硬件部署前的可靠性。

提出的方法

• TDES加密与解密算法在Xilinx Virtex-5（XCVLX5110T）FPGA器件上使用VHDL实现。
• 该设计在多个FPGA系列上进行了仿真与综合，包括Spartan 3、Spartan 3AN、Virtex 5与Virtex E。
• 生成ICON与VIO核，以支持使用Chipscope Pro进行片上调试与实时信号监控。
• 该实现采用流水线架构，以优化吞吐量并降低加密处理的延迟。
• 在行为级、RTL级与布局布线后级别均进行了功能验证，以确保正确性。
• 通过测试向量与实际FPGA硬件上使用Chipscope Pro进行的实时信号分析对设计进行了验证。

实验结果

研究问题

• RQ1 如何在现代FPGA上高效实现高速、紧凑的TDES硬件实现？
• RQ2 该TDES设计在不同Xilinx FPGA系列中的性能与资源利用率如何？
• RQ3 使用Chipscope Pro进行片上验证能否有效实现实时功能正确性验证？
• RQ4 与现有TDES实现相比，该设计在速度、面积与可靠性方面表现如何？

主要发现

• 由于有效的流水线设计与优化的硬件架构，TDES设计实现了高吞吐量与低延迟。
• 该实现成功在Xilinx Virtex-5（XCVLX5110T）FPGA器件上综合与实现，且功能已验证。
• 通过ICON与VIO核进行的片上验证，使得使用Chipscope Pro能够实时监控与验证内部信号。
• 该设计在多个FPGA系列（包括Spartan与Virtex系列）中表现出一致的性能与功能正确性。
• 实验结果证实了所提出的TDES实现方案在安全通信应用中的可靠性与高效性。