[论文解读] Hardware Software Co-design for Automotive CPS using Architecture Analysis and Design Language
本文提出了一种基于架构分析与设计语言(AADL)的软硬件协同设计方法,用于汽车信息物理系统,以实现系统架构的早期集成分析。通过在AADL中建模硬件与软件组件,并执行实时仿真与可调度性分析,该方法支持对控制系统性能的系统性验证与优化,结果表明:单核ACC系统的最优采样周期为80ms,双核配置则为40ms。
Modern cyber-physical systems (CPS) have a close inter-dependence between software and physical components. Automotive embedded systems are typical CPS, as physical chips, sensors and actuators are physical components and software embedded within are the cyber components. The current stage of embedded systems is highly complex in architecture design for both software and hardware. It is common in industrial practice that high level control algorithm development and low level code implementation on hardware platforms are developed separately with limited shared information. However, software code and hardware architecture become closely related with the increasing complexity. Correlated requirements and dependencies between hardware and software are emerging problems of industrial practice. We demonstrate in this paper a method to link model based system design with real-time simulations and analysis of the architecture model. This allows hardware software co-design and thus early selection of hardware architecture.
研究动机与目标
- 解决汽车嵌入式系统中高层控制算法与底层硬件实现之间开发碎片化的问题。
- 通过硬件与软件架构的早期集成分析,减少过度设计与系统高成本。
- 通过统一的建模与分析框架,提升系统完整性并降低集成成本。
- 支持基于模型的开发,通过实时仿真中对时间、可调度性与性能约束的正式分析。
- 通过标准化建模语言,实现在实现前对系统需求的系统性细化与架构选型。
提出的方法
- 使用架构分析与设计语言(AADL)对整个汽车控制系统(包括硬件平台、软件组件与通信协议)进行建模。
- 在AADL模型中定义软件分区及系统级属性,如执行时间、内存占用与I/O延迟。
- 使用Cheddar执行可调度性分析,评估不同采样周期(20ms、40ms、80ms、160ms)的实时可行性。
- 使用Truetime进行实时仿真,评估在不同时间条件下控制器性能与数据同步表现。
- 在故障场景(如超采样与欠采样)下验证系统行为,以评估鲁棒性与时间弹性。
- 在高阶架构分析与详细实现级仿真中复用同一AADL模型,确保设计各阶段的一致性。
实验结果
研究问题
- RQ1如何在开发生命周期早期实现硬件与软件架构的协同设计,以改善系统集成并降低成本?
- RQ2在满足实时性与安全性约束的前提下,自适应巡航控制(ACC)系统在单核与双核处理器上的最优采样周期是什么?
- RQ3时间波动(如超采样或欠采样)如何影响嵌入式汽车系统中控制器的性能与可调度性?
- RQ4基于AADL的建模在多抽象层级上能在多大程度上实现一致的验证与确认?
- RQ5在统一的AADL框架中,实时仿真与可调度性分析能否提升系统鲁棒性并减少过度设计?
主要发现
- 在单核实现中,80ms采样周期在性能下降与可调度性之间提供了最佳平衡,尽管存在部分截止时间丢失,但控制器性能下降在可接受范围内。
- 在双核配置中,40ms采样周期实现了最优性能与可调度性,各ECU间线程正确同步,且无截止时间丢失。
- 20ms采样率在双核设置中导致异常系统行为与调度器过载,与可调度性分析结果一致。
- 160ms采样率的结果与80ms相似,表明性能可接受,但响应速度低于40ms或80ms。
- 单核系统采用80ms采样周期时,其航程性能与双核系统采用40ms采样周期相当,但实现复杂度与成本更低。
- 基于AADL的方法通过统一模型实现了对架构约束与实时控制器行为的早期、一致验证。
更好的研究,从现在开始
从阅读论文到最终审阅,大幅缩短您的研究时间。
无需绑定信用卡
本解读由 AI 生成,并经人工编辑审核。