[论文解读] High-resolution timing electronics for fast pixel sensors

A. Lai, Gian Matteo Cossu|arXiv (Cornell University)|Aug 22, 2020

Particle Detector Development and Performance参考文献 6被引用 7

一句话总结

本文研究了用于快速像素传感器的前端电子设备中跨阻放大器（TIA）的定时性能极限，确定了实现亚20 ps时间分辨率的最优电路配置。研究表明，通过优化反馈网络并最小化噪声，精心设计TIA拓扑结构对于匹配约20 ps的传感器级时间分辨率至关重要，从而防止电子设备成为高速追踪系统中的性能瓶颈。

ABSTRACT

Detectors based on pixels with timing capabilities are gaining increasing importance in the last years. Next-to-come high-energy physics experiments at colliders requires the use of time information in tracking, due to the increasing levels of track densities in the foreseen experimental conditions. Various different developments are ongoing on solid state sensors to gain high-resolution performance at the sensor level, as for example LGAD sensors or 3D sensors. Intrinsic sensor time resolution around 20 ps have been recently obtained. The increasing performance on the sensor side strongly demands an adequate development on the front-end electronics side, which now risks to become the performance bottle-neck in a tracking or vertex-detecting system. This paper aims to analyse the ultimate possible performance in timing of a typically-used front-end circuit, the Trans-Impedance Amplifier, considering different possible circuit configurations. Evidence to the preferable modes of operation in sensor read-out for timing measurement will be given.

研究动机与目标

• 为应对高能物理实验中由于堆叠和轨迹密度增加而带来的对高时间分辨率追踪的日益增长的需求。
• 识别尽管传感器时间分辨率有所提升（例如LGAD、3D传感器的分辨率约为20 ps），前端电子设备仍可能成为性能瓶颈。
• 评估在像素传感器读出中广泛使用的跨阻放大器（TIA）的理论与实际时间分辨率极限。
• 确定实现快速像素系统中最高可能时间分辨率的最优TIA配置和工作模式。

提出的方法

• 通过TIA噪声和带宽的解析建模，评估时间分辨率极限。
• 评估不同TIA配置，包括反馈电阻和电容值，以优化信噪比和上升时间。
• 对基于TIA的读出链路中的时间走漂和抖动贡献进行仿真与分析。
• 比较各种反馈网络拓扑结构，以最小化时间性能退化。
• 使用等效电路模型，在真实传感器与电子约束条件下预测时间性能。
• 通过统计和频谱分析识别主要噪声源及其对时间分辨率的影响。

实验结果

研究问题

• RQ1 标准TIA在像素传感器读出系统中的基本时间分辨率极限是什么？
• RQ2 哪种TIA配置能最小化时间抖动并最大化快速像素传感器的时间分辨率？
• RQ3 反馈电阻和电容值如何影响前端电子设备的时间性能？
• RQ4 TIA的带宽和噪声特性在多大程度上可被优化以匹配约20 ps的传感器级时间分辨率？
• RQ5 TIA时间系统中的主要噪声源是什么，如何加以缓解？

主要发现

• TIA的理论时间分辨率极限主要受输入参考噪声和带宽限制，最优配置可实现亚20 ps分辨率。
• 反馈网络优化——特别是反馈电阻和电容的选择——显著降低了时间抖动并提高了时间分辨率。
• TIA的上升时间和噪声带宽是关键因素，带宽需超过1 GHz才能保持亚20 ps时间性能。
• 当TIA在高带宽、线性工作区运行并具备足够的信号 headroom 时，时间走漂效应最小化。
• TIA中主要噪声源是输入级的热噪声和闪烁噪声，必须通过器件尺寸和偏置设计仔细管理。
• 本研究证实，只有通过精确的电路设计与优化，前端电子设备才能实现与传感器级性能（约20 ps）相当的时间分辨率。