[论文解读] High-throughput decoder of quasi-cyclic LDPC codes with limited precision for continuous-variable quantum key distribution systems

Chuang Zhou, Yang Li+8 more|arXiv (Cornell University)|Jul 5, 2022

Quantum Computing Algorithms and Architecture被引用 6

一句话总结

本论文提出了一种面向连续变量量子密钥分发（CV-QKD）系统的高吞吐量、定点FPGA解码器，用于准循环低密度奇偶校验（QC-LDPC）码。通过采用分层解码架构并结合残差比特错误校正算法以缓解有限精度解码误差，该设计在码率0.2和0.1时分别实现了360.92 Mbps和194.65 Mbps的吞吐量，支持在25 km和50 km传输距离上实现17.97 Mbps和2.48 Mbps的实时密钥生成速率。

ABSTRACT

More than Mbps secret key rate was demonstrated for continuous-variable quantum key distribution (CV-QKD) systems, but real-time postprocessing is not allowed, which is restricted by the throughput of the error correction decoding in postprocessing. In this paper, a high-throughput FPGA-based quasi-cyclic LDPC decoder is proposed and implemented to support Mbps real-time secret key rate generation for CV-QKD for the first time. A residual bit error correction algorithm is used to solve the problem of high frame errors rate (FER) caused by the limited precision of the decoder. Specifically, real-time high-speed decoding for CV-QKD systems with typical code rates 0.2 and 0.1 is implemented on a commercial FPGA, and two throughputs of 360.92Mbps and 194.65Mbps are achieved, respectively, which can support 17.97 Mbps and 2.48 Mbps real-time generation of secret key rates under typical transmission distances of 25km and 50km, correspondingly. The proposed method paves the way for high-rate real-time CV-QKD deployment in secure metropolitan area network.

研究动机与目标

• 解决连续变量量子密钥分发（CV-QKD）系统中因后处理吞吐量低而导致的实时密钥生成瓶颈问题。
• 克服在低信噪比（SNR）CV-QKD信道中，基于FPGA的LDPC解码器因定点运算精度有限而导致的性能下降问题。
• 设计一种高吞吐量、资源高效的分层准循环LDPC（QC-LDPC）解码器，专为典型CV-QKD码率（0.1和0.2）优化。
• 利用商用FPGA实现在实际城域距离（25 km和50 km）上以多Mbps速率实现实时密钥生成。
• 集成残差比特错误校正机制，以纠正因定点解码精度损失而产生的帧错误。

提出的方法

• 在商用FPGA上采用流水线并行处理结构，实现准循环多边类型LDPC（QC-MET-LDPC）码的分层解码架构。
• 采用19位字长的定点运算，在面积、速度和精度之间取得平衡，同时最小化资源占用和功耗。
• 设计右移单元，从双端口RAM中提取正确的变量节点消息，确保跨时钟周期的数据对齐。
• 实现左移单元，基于当前层索引动态选择输入，防止迭代解码过程中数据覆盖。
• 在标准LDPC解码后应用残差比特错误校正算法，以纠正由有限精度解码导致的剩余帧错误。
• 通过密度演化和渐进式边增长（PEG）算法优化码结构，设计出在BI-AWGN信道下阈值分别为2.56 dB（码率0.1）和1.71 dB（码率0.2）的QC-MET-LDPC码。

实验结果

研究问题

• RQ1 基于定点FPGA的LDPC解码器是否能够实现足够高的吞吐量，以支持高重复率CV-QKD系统中的实时密钥生成？
• RQ2 有限精度定点运算在低信噪比CV-QKD环境下的解码性能影响如何？是否可被有效缓解？
• RQ3 在商用FPGA上，QC-LDPC解码的最大可实现吞吐量是多少，同时仍能保持典型CV-QKD码率下的低帧错误率？
• RQ4 当解码精度受限时，残差比特错误校正能在多大程度上提升系统性能？
• RQ5 所提出的解码器是否能够在实际传输距离（如25 km和50 km）上支持CV-QKD系统中数Mbps的实时密钥生成速率？

主要发现

• 所提出的FPGA解码器在码率0.2时达到360.92 Mbps的吞吐量，支持在25 km传输距离上实现17.97 Mbps的实时密钥生成速率。
• 在码率0.1时，解码器实现194.65 Mbps的吞吐量，支持在50 km传输距离上实现2.48 Mbps的实时密钥生成速率。
• 残差比特错误校正算法有效降低了由有限精度解码引起的帧错误率（FER），即使在低信噪比下也能实现可靠的密钥协商。
• 该解码器设计通过19位定点运算在面积、速度和精度之间实现了良好平衡，适用于实际低功耗CV-QKD系统的部署。
• 该实现首次在商用FPGA上实现了CV-QKD的实时高吞吐量LDPC解码，克服了以往基于GPU或离线处理方案的局限性。
• 优化后的QC-MET-LDPC码在BI-AWGN信道下分别达到2.56 dB（码率0.1）和1.71 dB（码率0.2）的阈值，表明其性能接近香农极限。