[论文解读] High-Throughput Flexible Belief Propagation List Decoder for Polar Codes

Yuqing Ren, Yifei Shen+5 more|arXiv (Cornell University)|Oct 25, 2022

Error Correcting Code Techniques被引用 5

一句话总结

本论文首次实现了极化码的高速、灵活置信传播列表（BPL）译码器的硬件实现，通过矩阵分解实现运行时的排列生成，支持在多个排列因子图（PFG）上并行译码。译码器在4.0 dB SNR下实现25.63 Gbps吞吐量和29.46 Gbps/mm²面积效率，性能与列表大小为4的SCL译码相当，同时支持任意列表大小且无面积开销。

ABSTRACT

Owing to its high parallelism, belief propagation (BP) decoding is highly amenable to high-throughput implementations and thus represents a promising solution for meeting the ultra-high peak data rate of future communication systems. However, for polar codes, the error-correcting performance of BP decoding is far inferior to that of the widely used CRC-aided successive cancellation list (SCL) decoding algorithm. To close the performance gap to SCL, BP list (BPL) decoding expands the exploration of candidate codewords through multiple permuted factor graphs (PFGs). From an implementation perspective, designing a unified and flexible hardware architecture for BPL decoding that supports various PFGs and code configurations presents a big challenge. In this paper, we propose the first hardware implementation of a BPL decoder for polar codes and overcome the implementation challenge by applying a hardware-friendly algorithm that generates flexible permutations on-the-fly. First, we derive the graph selection gain and provide a sequential generation (SG) algorithm to obtain a near-optimal PFG set. We further prove that any permutation can be decomposed into a combination of multiple fixed routings, and we design a low-complexity permutation network to satisfy the decoding schedule. Our BPL decoder not only has a low decoding latency by executing the decoding and permutation generation in parallel, but also supports an arbitrary list size without any area overhead. Experimental results show that, for length-1024 polar codes with a code rate of one-half, our BPL decoder with 32 PFGs has a similar error-correcting performance to SCL with a list size of 4 and achieves a throughput of 25.63 Gbps and an area efficiency of 29.46 Gbps/mm$^{2}$ at SNR=4.0dB, which is 1.82$ imes$ and 4.33$ imes$ faster than the state-of-the-art BP flip and SCL decoders,~respectively

研究动机与目标

• 为弥合极化码中置信传播（BP）与CRC辅助的逐次消除列表（SCL）译码之间的性能差距，提出一种支持高速、灵活BPL译码的方案。
• 克服在统一、面积高效的架构中支持任意列表大小和多个排列因子图（PFG）的硬件挑战。
• 设计一种硬件友好的算法，实现无需增加面积或频率开销的运行时灵活排列生成。
• 在保持接近最优纠错性能（与小列表大小的SCL相当）的同时，实现高吞吐量和高面积效率。

提出的方法

• 提出一种序列生成（SG）算法，用于构建一组近似最优的排列因子图（PFG），以最大化图选择增益。
• 提出一种基于矩阵分解的硬件友好型排列生成方法，将任意排列分解为固定路由，实现低复杂度的运行时路由。
• 设计一种串行译码调度，复用单个BP译码器在多个PFG上工作，避免并行BP译码器带来的高硬件开销。
• 实现解耦译码调度与灵活排列生成器，降低延迟，并在无面积开销下支持任意列表大小。
• 采用双列双向传播架构，提升吞吐量并减少关键路径延迟。
• 采用单个BP译码核心并支持动态排列切换，实现高效复用与不同列表大小下的可扩展性。

实验结果

研究问题

• RQ1 如何设计一种极化码置信传播列表（BPL）译码器，使其在无面积开销下支持任意列表大小？
• RQ2 在最小化硬件复杂度的前提下，最大化纠错性能的最优排列因子图（PFG）集合是什么？
• RQ3 能否以低硬件复杂度实现运行时排列生成，从而支持灵活且高速的BPL译码？
• RQ4 与最先进的SCL、BP和BPF译码器相比，所提出的BPL译码器在性能、吞吐量和面积效率方面表现如何？
• RQ5 所提出的硬件架构能否在保持低译码延迟和可扩展性的同时，实现高吞吐量，以满足未来超高速通信系统的需求？

主要发现

• 所提出的BPL译码器在28 nm FD-SOI工艺下，于SNR = 4.0 dB时实现25.63 Gbps吞吐量和29.46 Gbps/mm²面积效率。
• 在使用32个PFG时，BPL译码器的纠错性能与列表大小为4的SCL译码相当，在SNR = 2.65 dB时达到BLER = 10⁻⁴。
• 在相同SNR下，与最先进的BP翻转（BPF）和SCL译码器相比，吞吐量分别提升1.82倍和4.33倍。
• 在相似条件下，面积效率分别较文献[20]和[21]中报道的BPF译码器高出2.36倍和2.74倍。
• 译码器的面积和频率不随列表大小变化，可无性能或硬件成本惩罚地支持大列表大小。
• 在标准化65 nm CMOS工艺下，BPL译码器实现12.67 Gbps/mm²面积效率，位于性能-面积效率权衡图的左上角，表明其具有优越的权衡性能。