[论文解读] Hybrid Crossbar Architecture for a Memristor Based Cache

Chris Yakopcic, Tarek M. Taha+1 more|arXiv (Cornell University)|Feb 26, 2013

Advanced Memory and Neural Computing被引用 2

一句话总结

本文提出一种基于忆阻器的混合交叉阵列架构，用于构建高密度、低功耗缓存，与简单忆阻器交叉阵列相比，写入功耗降低超过90%。该架构的位密度最高可达SRAM的11倍，STT-MRAM的4倍，已通过精确器件建模的SPICE仿真验证。

ABSTRACT

This paper describes a new memristor crossbar architecture that is proposed for use in a high density cache design. This design has less than 10% of the write energy consumption than a simple memristor crossbar. Also, it has up to 4 times the bit density of an STT-MRAM system and up to 11 times the bit density of an SRAM architecture. The proposed architecture is analyzed using a detailed SPICE analysis that accounts for the resistance of the wires in the memristor structure. Additionally, the memristor model used in this work has been matched to specific device characterization data to provide accurate results in terms of energy, area, and timing.

研究动机与目标

• 解决传统缓存技术（如SRAM和STT-MRAM）功耗高、密度有限的问题。
• 克服简单忆阻器交叉阵列在缓存应用中能量与面积效率低下的问题。
• 设计一种混合交叉阵列架构，利用忆阻器技术优化写入功耗与位密度。
• 通过考虑真实世界器件与互连效应，实现忆阻器基缓存的实用化部署。
• 在非易失性存储器基缓存设计中，实现性能、能效与可扩展性的平衡。

提出的方法

• 提出一种混合交叉阵列架构，将忆阻器阵列与互补电路结合，以降低写入功耗。
• 使用详细的SPICE仿真建模忆阻器结构中的导线电阻与器件非理想性。
• 基于实际器件表征数据校准忆阻器模型，以实现对能量、面积与时序的精确分析。
• 优化交叉阵列布局与访问方案，在最小化写入功耗的同时最大化位密度。
• 从能量、面积与密度指标出发，将所提架构与SRAM及STT-MRAM进行对比。
• 采用混合写入机制，仅选择性激活必要的忆阻器通路，从而降低整体功耗。

实验结果

研究问题

• RQ1 如何设计基于忆阻器的交叉阵列架构，使其相比简单忆阻器交叉阵列显著降低写入功耗？
• RQ2 忆阻器缓存的位密度在多大程度上可超越现有技术（如SRAM与STT-MRAM）？
• RQ3 导线电阻与器件非理想性在真实实现中如何影响忆阻器交叉阵列的性能与能效？
• RQ4 使用真实器件数据进行精确SPICE建模，能否可靠预测忆阻器缓存设计中的能量、面积与时序权衡？
• RQ5 何种架构混合策略可实现在忆阻器基缓存中同时实现高密度与低写入功耗？

主要发现

• 所提出的混合交叉阵列架构相比简单忆阻器交叉阵列，写入功耗降低超过90%。
• 该架构的位密度最高可达基于SRAM的缓存设计的11倍。
• 该架构的位密度最高可达STT-MRAM系统的4倍。
• 采用校准忆阻器模型的SPICE仿真能准确反映真实器件行为，验证了能量、面积与时序结果的可靠性。
• 在SPICE分析中集成导线电阻建模，确保了所提架构性能评估的现实性。
• 通过智能交叉阵列控制最小化不必要的写入操作，该架构在保持高可扩展性与能效方面表现优异。