[论文解读] Hybrid Memristor-CMOS (MeMOS) based Logic Gates and Adder Circuits

Tejinder Singh|arXiv (Cornell University)|Jun 19, 2015

Advanced Memory and Neural Computing参考文献 23被引用 31

一句话总结

本文提出一种基于TeAM忆阻器模型的混合忆阻器-CMOS（MeMOS）逻辑架构，采用180 nm CMOS工艺实现逻辑门和全加器电路。通过利用忆阻器实现与/或逻辑，CMOS反相器实现非逻辑，该设计在保持1.8 V性能的前提下，实现了比标准CMOS小47%的面积，展示了显著的面积效率和与现有CMOS工艺的高度兼容性。

ABSTRACT

Practical memristor came into picture just few years back and instantly became the topic of interest for researchers and scientists. Memristor is the fourth basic two-terminal passive circuit element apart from well known resistor, capacitor and inductor. Recently, memristor based architectures has been proposed by many researchers. In this paper, we have designed a hybrid Memristor-CMOS (MeMOS) logic based adder circuit that can be used in numerous logic computational architectures. We have also analyzed the transient response of logic gates designed using MeMOS logic circuits. MeMOS use CMOS 180 nm process with memristor to compute boolean logic operations. Various parameters including speed, ares, delay and power dissipation are computed and compared with standard CMOS 180 nm logic design. The proposed logic shows better area utilization and excellent results from existing CMOS logic circuits at standard 1.8 V operating voltage.

研究动机与目标

• 开发一种将忆阻器与CMOS集成的混合MeMOS逻辑系列，以实现高效的逻辑计算。
• 克服纯忆阻器IMPLY逻辑的局限性，后者需要复杂的读写控制器且缺乏CMOS兼容性。
• 基于TeAM忆阻器模型，设计并仿真MeMOS逻辑门和全加器电路。
• 与标准CMOS 180 nm逻辑相比，评估延迟、功耗、上升/下降时间及面积效率等性能指标。
• 证明MeMOS作为可扩展、面积高效的传统CMOS逻辑架构替代方案的可行性。

提出的方法

• 采用TeAM（阈值自适应忆阻器）模型模拟忆阻器行为，利用电流阈值参数实现更真实的逻辑实现。
• 通过忆阻器交叉阵列配置实现与/或逻辑操作，其中电阻状态代表逻辑电平。
• 通过标准CMOS反相器实现非逻辑，以保持与CMOS电压电平输出的兼容性。
• 全加器电路采用MeMOS逻辑设计，其中SUM通过CMOS与忆阻器层经由通孔（VIAs）协同计算，CARRY则完全在忆阻器层实现。
• 使用CMOS 180 nm工艺参数进行电路仿真，提取并对比纯CMOS设计的性能指标（延迟、功耗、上升/下降时间）。
• 版图分析表明，忆阻器（3 nm宽）可密集集成在多晶硅层上，实现高密度集成与面积缩减。

实验结果

研究问题

• RQ1 MeMOS逻辑在基本逻辑门和加法器电路中是否能实现比标准CMOS 180 nm逻辑更好的面积效率？
• RQ2 MeMOS逻辑门的瞬态响应（延迟、上升/下降时间）与传统CMOS实现相比如何？
• RQ3 忆阻器集成对功耗（特别是静态功耗和动态功耗）在MeMOS电路中的影响如何？
• RQ4 与IMPLY逻辑家族相比，MeMOS逻辑在多大程度上减少了对外部控制器的需求？
• RQ5 MeMOS逻辑能否与现有CMOS技术无缝集成，同时保持逻辑兼容性和性能？

主要发现

• 基于MeMOS的全加器相比标准CMOS 180 nm逻辑，面积减少了47%，主要得益于忆阻器的紧凑集成。
• MeMOS逻辑门的瞬态响应显示其延迟和上升/下降时间与CMOS相当，表明无显著性能下降。
• 功耗主要由信号转换引起的动态功耗主导；通过插入缓冲器降低了静态功耗，因此在MeMOS架构中并非主要问题。
• MeMOS逻辑系列消除了IMPLY逻辑所需复杂外部读写控制器的需求，提升了可扩展性和集成简便性。
• 该混合设计支持多样化计算，其中CARRY生成完全由忆阻器层处理，SUM通过CMOS-忆阻器接口计算，提升了模块化程度。
• 版图分析证实，忆阻器（3 nm宽）可密集集成于多晶硅层上，实现每个MOSFET集成多个忆阻器，从而实现高电路密度。