[论文解读] Hyperdimensional Computing Nanosystem

Abbas Rahimi, Tony F. Wu+5 more|arXiv (Cornell University)|Nov 23, 2018

Ferroelectric and Negative Capacitance Devices参考文献 40被引用 4

一句话总结

本文提出一种单片3D纳米系统，集成碳纳米管场效应晶体管（CNFET）与阻变存储器（RRAM），用于实现超维（HD）计算，以支持能效高、容错强的机器学习。该系统仅用每种语言一个训练样本即实现了21种语言分类98%的准确率，并在78%硬件位错误下仍保持98%准确率，相比CMOS技术，能效最高提升420倍，面积减少25倍。

ABSTRACT

One viable solution for continuous reduction in energy-per-operation is to rethink functionality to cope with uncertainty by adopting computational approaches that are inherently robust to uncertainty. It requires a novel look at data representations, associated operations, and circuits, and at materials and substrates that enable them. 3D integrated nanotechnologies combined with novel brain-inspired computational paradigms that support fast learning and fault tolerance could lead the way. Recognizing the very size of the brain's circuits, hyperdimensional (HD) computing can model neural activity patterns with points in a HD space, that is, with hypervectors as large randomly generated patterns. At its very core, HD computing is about manipulating and comparing these patterns inside memory. Emerging nanotechnologies such as carbon nanotube field effect transistors (CNFETs) and resistive RAM (RRAM), and their monolithic 3D integration offer opportunities for hardware implementations of HD computing through tight integration of logic and memory, energy-efficient computation, and unique device characteristics. We experimentally demonstrate and characterize an end-to-end HD computing nanosystem built using monolithic 3D integration of CNFETs and RRAM. With our nanosystem, we experimentally demonstrate classification of 21 languages with measured accuracy of up to 98% on >20,000 sentences (6.4 million characters), training using one text sample (~100,000 characters) per language, and resilient operation (98% accuracy) despite 78% hardware errors in HD representation (outputs stuck at 0 or 1). By exploiting the unique properties of the underlying nanotechnologies, we show that HD computing, when implemented with monolithic 3D integration, can be up to 420X more energy-efficient while using 25X less area compared to traditional silicon CMOS implementations.

研究动机与目标

• 通过重新思考计算模型，解决传统CMOS计算在纳米尺度下的能效与可扩展性限制。
• 在纳米尺度技术中器件变异性和不确定性日益增加的背景下，实现鲁棒、低功耗的机器学习。
• 通过超维计算的软硬件协同设计方法，实现容错、一次学习的低功耗、小面积机器学习。
• 展示一种完全集成的端到端HD计算系统，采用CNFET与RRAM的单片3D集成，实现真实世界分类任务。

提出的方法

• 采用超维（HD）计算，将数据表示为高维超向量（例如10,000位向量），实现鲁棒、关联式的计算。
• 利用CNFET与RRAM的固有器件变异，通过时间编码逻辑生成随机延迟，实现超向量编码，无需复杂随机数发生器。
• 采用渐进式RRAM复位的近似增量器电路，实现向量加法，相比数字实现减少30倍晶体管数量。
• 通过2T2R TCAM单元（2个CNFET + 2个RRAM）实现关联存储器，高效匹配推理过程，支持快速分类。
• 采用单片3D集成技术，将逻辑单元（CNFET）与非易失性存储器（RRAM）共置，最小化数据移动，实现内存内计算。
• 采用硬件感知设计，利用RRAM的多级电阻状态与CNFET的变异特性，以最小面积与功耗实现关键HD运算。

实验结果

研究问题

• RQ1 CNFET与RRAM的单片3D集成能否实现可扩展、高能效的超维计算硬件平台？
• RQ2 在高错误率的纳米尺度器件中实现HD计算时，其对硬件故障的鲁棒性如何？
• RQ3 CNFET与RRAM的固有器件变异在无需专用随机数发生器的情况下，能否有效用于生成随机超向量？
• RQ4 近似、低功耗电路技术（如渐进式RRAM复位）能否有效替代传统数字逻辑，实现HD运算（如向量加法）？
• RQ5 与传统CMOS实现相比，CNFET-RRAM 3D系统在HD计算中的能效与面积效率提升程度如何？

主要发现

• 该纳米系统仅使用每种语言一个文本样本，在21种语言数据集上实现了98%的分类准确率，证明了有效的一次学习能力。
• 尽管因硬件故障导致78%的HD表示位被固定为0或1，系统仍保持98%的准确率，证明其对器件级错误具有强大鲁棒性。
• 与最先进的硅基CMOS实现相比，系统在能效方面最高提升420倍，面积减少25倍。
• 采用渐进式RRAM复位的近似增量器电路相比全数字实现，晶体管数量减少30倍，实现了紧凑、低功耗的向量算术运算。
• 基于TCAM的搜索模块采用2T2R单元，每操作功耗比SRAM基TCAM降低19倍，得益于非易失性RRAM的漏电减少。
• 在28nm工艺节点下，系统实现功耗降低7.6倍、执行时间加快4.6倍，凸显在缩放技术节点下的性能与效率优势。