[论文解读] III-V Gate-all-around Nanowire MOSFET Process Technology: From 3D to 4D

Jiangjiang Gu, X. W. Wang+5 more|arXiv (Cornell University)|Dec 18, 2012

Nanowire Synthesis and Applications参考文献 6被引用 10

一句话总结

本论文首次通过使用垂直堆叠的InGaAs纳米线，实现了III-V族栅极全环绕（GAA）纳米线MOSFET的实验制备，采用四维（4D）结构。新颖的自上而下工艺技术使驱动电流提升了4倍，展示了利用高迁移率III-V族纳米线实现高性能、低功耗逻辑与射频晶体管的可扩展路径。

ABSTRACT

In this paper, we have experimentally demonstrated, for the first time, III-V 4D transistors with vertically stacked InGaAs nanowire (NW) channels and gate-all-around (GAA) architecture. Novel process technology enabling the transition from 3D to 4D structure has been developed and summarized. The successful fabrication of InGaAs lateral and vertical NW arrays has led to 4x increase in MOSFET drive current. The top-down technology developed in this paper has opened a viable pathway towards future low-power logic and RF transistors with high-density III-V NWs.

研究动机与目标

• 开发一种可扩展的工艺技术，实现从3D到4D III-V族纳米线MOSFET架构的过渡。
• 克服在垂直堆叠和III-V族纳米线栅极全环绕（GAA）包覆过程中遇到的制造挑战。
• 为未来低功耗逻辑与射频（RF）应用提供高密度、高性能的晶体管。
• 展示在4D GAA结构中使用InGaAs纳米线以提升器件性能的可行性。
• 建立一种与现有半导体制造工艺兼容的自上而下制造方法。

提出的方法

• 采用自上而下的制造工艺，构建垂直堆叠的InGaAs纳米线阵列。
• 通过在每个纳米线周围均匀沉积高k介质和金属栅极，实现栅极全环绕（GAA）结构。
• 利用电子束光刻与选择性外延生长技术，定义并对齐垂直堆叠中的纳米线。
• 优化工艺流程，确保高良率、均匀的纳米线形成以及完整的栅极包覆。
• 通过横向与纵向纳米线阵列的MOSFET测试结构表征电学性能。
• 利用III-V族材料（InGaAs）的高电子迁移率，以增强驱动电流。

实验结果

研究问题

• RQ1 能否通过可扩展的自上而下工艺实现4D III-V族纳米线MOSFET结构的制备？
• RQ2 垂直堆叠与GAA结构对III-V族纳米线晶体管驱动电流增强的影响如何？
• RQ3 如何将高迁移率InGaAs纳米线整合到从3D到4D的过渡结构中，并实现完整的栅极包覆？
• RQ4 为实现高良率、均匀的4D GAA纳米线器件，需要哪些工艺创新？
• RQ5 与传统的3D或平面MOSFET相比，4D结构在性能提升方面达到何种程度？

主要发现

• 首次实验实现了基于垂直堆叠InGaAs纳米线的III-V族4D GAA纳米线MOSFET。
• 与传统的3D或横向结构相比，实验观测到MOSFET驱动电流提升了4倍。
• 自上而下的工艺技术成功实现了对多个垂直堆叠纳米线的完整栅极全环绕包覆。
• 制备出高质量的InGaAs纳米线阵列，具有受控的几何形状和均匀性，适用于器件集成。
• 4D结构展示了可扩展性，并与未来低功耗逻辑与射频晶体管应用兼容。
• 该工艺实现了III-V族纳米线的高密度集成，通过3D堆叠与GAA控制解锁了性能提升。