[论文解读] Implementation of Shor's algorithm on a linear nearest neighbour qubit array

Austin G. Fowler, Simon J. Devitt+1 more|arXiv (Cornell University)|Jul 1, 2004

Quantum Computing Algorithms and Architecture参考文献 33被引用 137

一句话总结

本文提出了一种针对线性最近邻量子比特架构的可扩展肖尔因数分解算法实现，该架构中仅相邻量子比特可相互作用。尽管存在此限制，该电路仅使用 2L + 4 个量子比特，并在 32L³ 的电路深度内完成 8L⁴ 个两量子比特门操作，其资源消耗的主导阶缩放与通用架构一致，证明了线性最近邻系统可在无渐近性能损失的情况下高效实现肖尔算法。

ABSTRACT

Shor's algorithm, which given appropriate hardware can factorise an integer N in a time polynomial in its binary length L, has arguably spurred the race to build a practical quantum computer. Several different quantum circuits implementing Shor's algorithm have been designed, but each tacitly assumes that arbitrary pairs of qubits within the computer can be interacted. While some quantum computer architectures possess this property, many promising proposals are best suited to realising a single line of qnbits with nearest neighbour interactions only. In light of this, we present a circuit implementing Shor's factorisation algorithm designed for such a linear nearest neighbour architecture. Despite the interaction restrictions, the circuit requires just 2L + 4 qubits and to leading order requires 8L4 2-qubit gates arranged in a circuit of depth 32L3 -- identical to leading order to that possible using an architecture that can interact arbitrary pairs of qubits.

研究动机与目标

• 解决在仅支持最近邻量子比特相互作用的量子架构上实现肖尔算法的挑战，此类架构在离子阱或超导量子比特等物理实现中普遍存在。
• 设计一种量子线路，即使在相互作用受限的情况下，仍能保持与通用架构相同的主导阶资源缩放（在量子比特数和门数方面）。
• 证明线性最近邻架构可在不产生渐近性能损失的情况下，高效实现整数的因数分解。
• 为无法支持任意两量子比特门操作的硬件平台提供部署肖尔算法的实际蓝图。

提出的方法

• 将算法适配至仅相邻量子比特可相互作用的线性量子比特阵列，通过一系列受控-非门和单量子比特旋转实现模指数运算。
• 将模指数运算电路分解为一系列受控-受控-相位门和单量子比特旋转，以优化最近邻耦合。
• 采用量子比特重排和交换网络，仅通过最近邻相互作用实现非局域操作，从而最小化辅助量子比特的使用。
• 电路结构设计确保电路深度为 32L³，总门数为 8L⁴，与通用架构的渐近缩放一致。
• 该设计仅使用 2L + 4 个量子比特，相比其他最近邻实现方式显著降低了开销。

实验结果

研究问题

• RQ1 在不增加渐近资源需求的前提下，能否在仅支持最近邻相互作用的线性最近邻量子比特架构上高效实现肖尔算法？
• RQ2 在最近邻相互作用约束下，使用肖尔算法因数分解整数 N 所需的最小量子比特数和电路深度是多少？
• RQ3 与通用架构相比，仅支持最近邻相互作用是否会导致量子门数或电路深度出现显著的渐近增长？
• RQ4 如何将模指数运算高效地分解为最近邻两量子比特门，同时保持正确性和可扩展性？

主要发现

• 所提出的电路在电路深度（32L³）和两量子比特门数（8L⁴）方面与通用架构具有相同的主导阶渐近缩放，尽管存在相互作用限制。
• 该实现仅使用 2L + 4 个量子比特，是满足给定架构和算法需求下的最小值。
• 通过优化的交换网络和受控操作的模块化分解，该电路有效模拟了非局域纠缠，从而保持了效率。
• 资源缩放与通用架构完全相同，证明最近邻约束在量子因数分解中不会带来渐近性能开销。