[论文解读] Kickstarting High-performance Energy-efficient Manycore Architectures with Epiphany

Andreas Olofsson, Tomas Nordström+1 more|arXiv (Cornell University)|Dec 17, 2014

Parallel Computing and Optimization Techniques参考文献 5被引用 8

一句话总结

本文提出了 Epiphany，一种可扩展、节能的多核架构，专为高性能实时嵌入式系统而设计。该架构在 28 nm 工艺下实现了 50 GFLOPS/W 的性能，采用二维网格片上网络（NoC）和分布式共享内存，可在单芯片上集成数千个核心，适用于雷达和无线电基站等应用。

ABSTRACT

In this paper we introduce Epiphany as a high-performance energy-efficient manycore architecture suitable for real-time embedded systems. This scalable architecture supports floating point operations in hardware and achieves 50 GFLOPS/W in 28 nm technology, making it suitable for high performance streaming applications like radio base stations and radar signal processing. Through an efficient 2D mesh Network-on-Chip and a distributed shared memory model, the architecture is scalable to thousands of cores on a single chip. An Epiphany-based open source computer named Parallella was launched in 2012 through Kickstarter crowd funding and has now shipped to thousands of customers around the world.

研究动机与目标

• 解决雷达和无线电基站等实时嵌入式系统对高性能、节能计算的需求。
• 克服现有多核架构在可扩展性、能效和浮点运算支持方面的局限性。
• 通过高效的片上网络和内存模型，实现可扩展的、单芯片上集成数千个核心的多核系统。
• 通过 Kickstarter 发布开源硬件平台 Parallella，实现该架构的实际部署。

提出的方法

• 设计二维网格片上网络（NoC），以实现在数千个核心间的高效通信与可扩展性。
• 实现分布式共享内存模型，简化编程并降低核心间数据访问的延迟。
• 集成硬件浮点运算支持，以在流式工作负载中实现高性能计算。
• 通过微架构优化实现能效最大化，在 28 nm CMOS 工艺下实现 50 GFLOPS/W 的性能。
• 通过发布 Epiphany 架构和 Parallella 计算平台，践行开源原则。
• 采用模块化、可扩展的设计，支持从小型系统到大规模多核芯片的部署。

实验结果

研究问题

• RQ1 如何设计一种多核架构，使其在实时嵌入式工作负载中同时实现高性能与极致能效？
• RQ2 何种通信与内存访问模型能够实现单芯片上数千个核心的高效扩展？
• RQ3 全开源的多核架构是否能在真实世界应用中成功部署并被广泛采用？
• RQ4 在现代半导体工艺下，通过定制多核设计可实现的每瓦性能水平是多少？
• RQ5 硬件浮点单元的集成对流式应用中的性能与能效有何影响？

主要发现

• Epiphany 架构在 28 nm CMOS 工艺下实现了 50 GFLOPS/W 的性能，展现出卓越的能效。
• 二维网格 NoC 实现了跨数千个核心的可扩展通信，具有低延迟和高带宽特性。
• 分布式共享内存模型简化了编程，同时在数据并行工作负载中保持了高性能。
• 硬件浮点运算支持原生集成，可为信号处理应用提供高性能计算能力。
• 基于 Epiphany 的开源平台 Parallella 已成功交付至数千名用户，验证了其在真实场景中的部署可行性。
• 该架构适用于高性能流式应用，如无线电基站和雷达信号处理。