[论文解读] Logical blocks for fault-tolerant topological quantum computation

Héctor Bombín, Christopher Dawson+4 more|arXiv (Cornell University)|Dec 22, 2021

Quantum Computing Algorithms and Architecture被引用 12

一句话总结

本文提出了一种平台无关的容错拓扑量子计算框架，采用‘逻辑块’——即统一空间与时间的逻辑门三维表示——实现高效、经数值验证的通用门集。通过将表面码与LDPC码级联，该框架展示了与存储器一致的阈值，并表明边界条件与扭结 teleportation 可将资源开销降低高达50%。

ABSTRACT

Logical gates constitute the building blocks of fault-tolerant quantum computation. While quantum error-corrected memories have been extensively studied in the literature, explicit constructions and detailed analyses of thresholds and resource overheads of universal logical gate sets have so far been limited. In this paper, we present a comprehensive framework for universal fault-tolerant logic motivated by the combined need for platform-independent logical gate definitions, flexible and scalable tools for numerical analysis, and exploration of novel schemes for universal logic that improve resource overheads. Central to our framework is the description of logical gates holistically in a way which treats space and time on a similar footing. Focusing on schemes based on surface codes, we introduce explicit, but platform-independent representations of topological logic gates -- called logical blocks -- and generate new, overhead-efficient methods for universal quantum computation. As a specific example, we propose fault-tolerant schemes based on surface codes concatenated with more general low-density parity check (LDPC) codes. The logical blocks framework enables a convenient mapping from an abstract description of the logical gate to a precise set of physical instructions for both circuit-based and fusion-based quantum computation (FBQC). Using this, we numerically simulate a surface-code-based universal gate set implemented with FBQC, and verify that their thresholds are consistent with the bulk memory threshold. We find that boundaries, defects, and twists can significantly impact the logical error rate scaling, with periodic boundary conditions potentially halving the resource requirements. Motivated by the favorable logical error rates for boundaryless computation, we introduce a novel computational scheme based on the teleportation of twists that may offer further resource reductions.

研究动机与目标

• 开发一种统一的、平台无关的框架，用于定义和分析拓扑量子计算中的逻辑门。
• 解决拓扑码中通用逻辑门集的容错阈值与资源开销缺乏全面分析的问题。
• 实现对电路模型与融合模型中逻辑门的高效数值模拟与编译。
• 探索新型方案（如扭结 teleportation 与边界优化）以减少通用容错计算的资源需求。
• 为协议建立稳健的故障距离定义，避免依赖大规模模拟，同时捕捉时间相关的错误链。

提出的方法

• 将逻辑门表示为三维拓扑对象（'逻辑块'），在空间与时间上对称处理，实现整体门优化。
• 使用故障距离代理量化容错性，通过捕捉拓扑码中的时间类错误链，避免完整数值模拟。
• 采用模块化边界条件，将端口视为具有理想稳定子测量，实现对逻辑块性能的独立评估。
• 通过超过 10^9 次解码器试验的数值模拟，估计逻辑错误率，并使用最小二乘回归拟合衰减参数 αp 与 βp。
• 通过基于软件的映射，将逻辑块编译为电路型量子计算（CBQC）与融合型量子计算（FBQC）的物理指令。
• 提出一种基于扭结 teleportation 的新方案，实现无边界计算，降低资源开销。

实验结果

研究问题

• RQ1 如何在不依赖底层物理平台的前提下，定义拓扑量子计算中的逻辑门？
• RQ2 拓扑特征（如边界、缺陷与扭结）对逻辑错误率标度与容错阈值有何影响？
• RQ3 是否可以有意义地定义逻辑门协议的故障距离，并将其用作容错性的代理，尤其当错误跨越多个时间步时？
• RQ4 通过优化边界条件并采用新型方案（如扭结 teleportation）可在多大程度上减少资源开销？
• RQ5 基于表面码与LDPC码级联的通用门集性能，与标准表面码存储器阈值相比如何？

主要发现

• 逻辑错误率遵循 $ P_p(d) = \alpha_p e^{-\beta_p d} $ 的标度关系，其中 $ \beta_p $ 与体存储器阈值一致，证实了门与存储器容错性的一致性。
• 周期性边界条件相比标准边界可将资源需求降低最多一半，显著提升效率。
• 边界、缺陷与扭结对逻辑错误率标度有显著影响，因此在容错架构设计中需谨慎处理。
• 所提出的逻辑块框架支持基于软件的、平台无关的编译，可将逻辑门映射为CBQC与FBQC的物理指令。
• 该框架支持模块化设计，只要施加理想化的端口边界条件，单个逻辑块在任意组合下均可保持容错性。
• 扭结 teleportation 实现无边界计算，可能进一步降低资源开销，且通过稳定子等价性已确认保罗i逻辑算符的可追溯性。