[论文解读] Low cost Ge/Si virtual substrate through dislocation trapping by nanovoids

Youcef A. Bioud, Abderraouf Boucherif+4 more|arXiv (Cornell University)|May 15, 2018

Nanowire Synthesis and Applications被引用 6

一句话总结

该论文提出了一种低成本方法，通过在Ge外延层中引入纳米空位（nanovoids），在后外延工艺中显著降低螺型位错密度（TDD），从而制备Ge/Si虚拟衬底。这些纳米空位作为有效屏障，可捕获失配位错，实现TDD低于1×10⁴ cm⁻²的高质量弛豫Ge外延层在Si衬底上的外延生长。

ABSTRACT

A low-cost method to reduce the threading disloca-tions density (TDD) in relaxed germanium (Ge) epilayers grown on silicon (Si) substrates is presented. Ge/Si sub-strate was treated with post epitaxial process to create a region with a high density of nanovoids in Ge layer which act as a barrier for threading dislocations propagation .

研究动机与目标

• 开发一种低成本、可扩展的方法，用于制备适用于IV族半导体器件的高质量Ge/Si虚拟衬底。
• 解决由于晶格失配导致在Si衬底上外延生长Ge外延层时TDD过高的挑战。
• 在不依赖复杂或昂贵外延生长技术或缓冲层的情况下降低TDD。
• 证明工程化纳米空位作为位错陷阱在改善Ge/Si异质结构晶体质量方面的有效性。

提出的方法

• 对在Si衬底上外延生长的Ge外延层进行后外延热退火，以诱导纳米空位的形成。
• 通过热处理过程中缺陷的可控聚集，在Ge层中形成高密度的纳米空位网络。
• 纳米空位作为Ge/Si界面处产生的失配位错的汇，防止其向Ge层内部传播。
• 位错捕获机制通过将位错限制在富含纳米空位的区域，从而降低螺型位错密度（TDD）。
• 该工艺与标准Si CMOS工艺兼容，可实现与现有半导体技术的低成本集成。
• 该方法避免了对复杂缓冲层或晶格匹配衬底的需求，简化了制造工艺。

实验结果

研究问题

• RQ1 是否可有效在Ge外延层中工程化纳米空位以捕获螺型位错并降低TDD？
• RQ2 在Ge/Si虚拟衬底中，利用纳米空位工程可实现的TDD最大降低幅度是多少？
• RQ3 纳米空位的分布与密度如何影响位错捕获效率？
• RQ4 该方法是否可使用低成本、CMOS兼容的工艺实现，而无需使用特殊材料或复杂生长步骤？
• RQ5 在形成纳米空位后，所得Ge/Si虚拟衬底的结构与晶体质量如何？

主要发现

• 纳米空位工程工艺成功将Ge外延层中的螺型位错密度（TDD）降低至1×10⁴ cm⁻²以下。
• 纳米空位作为失配位错的有效汇，可防止其向Ge层内部传播，从而提升晶体质量。
• 该方法与标准Si基CMOS工艺兼容，可实现高质量虚拟衬底的低成本制造。
• 后外延热处理在不损害Ge层整体结构完整性的前提下，诱导出高密度的纳米空位。
• 该方法消除了对复杂缓冲层或晶格匹配衬底的需求，显著降低了制造成本。
• 该技术展示了一条可扩展且实用的路径，用于制备适用于IV族光电子与电子器件的高质量Ge/Si虚拟衬底。