[论文解读] Low-noise top-gate graphene transistors
本文提出了一种具有20 nm HfO2介电层、将顶栅与单层石墨烯沟道隔开的低噪声顶栅石墨烯场效应晶体管。实验结果表明,近1/f的闪烁噪声功率谱密度以及低于2 × 10⁻³的Hooge参数,表明电子噪声极低,从而显著提升了石墨烯基电子器件与传感器的性能。
We report results of experimental investigation of the low-frequency noise in the top-gate graphene transistors. The back-gate graphene devices were modified via addition of the top gate separated by 20 nm of HfO2 from the single-layer graphene channels. The measurements revealed low flicker noise levels with the normalized noise spectral density close to 1/f (f is the frequency) and Hooge parameter below 2 x 10^-3. The analysis of the noise spectral density dependence on the top and bottom gate biases helped us to elucidate the noise sources in these devices and develop a strategy for the electronic noise reduction. The obtained results are important for all proposed graphene applications in electronics and sensors.
研究动机与目标
- 研究并降低石墨烯场效应晶体管中的低频噪声,以提升电子性能。
- 评估具有HfO2介电层的顶栅结构对单层石墨烯器件噪声特性的影响。
- 通过偏压依赖的噪声测量,识别双栅石墨烯晶体管中的主要噪声源。
- 为石墨烯基电子与传感应用开发噪声抑制策略。
提出的方法
- 在顶栅与单层石墨烯沟道之间采用20 nm HfO2介电层,制备顶栅石墨烯晶体管。
- 采用双栅结构,通过顶栅与背栅独立调控载流子浓度,研究噪声对栅压的依赖性。
- 在一系列频率与栅压下测量低频噪声功率谱密度。
- 利用Hooge参数分析噪声数据,量化闪烁噪声水平并识别主导噪声机制。
- 对比顶栅与传统背栅石墨烯器件的噪声性能。
实验结果
研究问题
- RQ1引入具有HfO2介电层的顶栅结构如何影响石墨烯晶体管中的低频噪声?
- RQ2在双栅石墨烯器件中,噪声功率谱密度如何依赖于顶栅与背栅偏压?
- RQ3顶栅石墨烯晶体管中的主要噪声源是什么,如何加以抑制?
- RQ4通过顶栅结构设计,石墨烯FET中的Hooge参数可降低至何种程度?
主要发现
- 顶栅石墨烯晶体管的归一化噪声功率谱密度遵循1/f依赖关系,表明存在低频闪烁噪声。
- 测得的Hooge参数低于2 × 10⁻³,显著低于传统半导体中的典型值。
- 噪声水平强烈依赖于顶栅与背栅偏压,表明载流子浓度与界面质量在噪声生成中起关键作用。
- 顶栅结构有效抑制了噪声,表明界面质量得到改善且陷阱辅助散射减少。
- 结果表明,顶栅石墨烯晶体管可实现适用于高灵敏度电子与传感器应用的噪声性能。
更好的研究,从现在开始
从论文设计到论文写作,大幅缩短您的研究时间。
无需绑定信用卡
本解读由 AI 生成,并经人工编辑审核。