[论文解读] Machine learning logical gates for quantum error correction

Hongxiang Chen, Michael Vasmer+2 more|arXiv (Cornell University)|Dec 20, 2019

Quantum Computing Algorithms and Architecture被引用 6

一句话总结

本文提出一种变分量子线路方法，通过量子过程层析成像和参数化试探态的优化，自动发现容错逻辑门，适用于量子纠错码。该方法成功发现了已知的逻辑门以及新发现的门（如非Pauli门），适用于[[5,1,2]]、[[6,3,2]]和[[8,3,2]]等码，展示了在近中期量子硬件上的可行性。

ABSTRACT

Quantum error correcting codes protect quantum computation from errors caused by decoherence and other noise. Here we study the problem of designing logical operations for quantum error correcting codes. We present an automated procedure which generates logical operations given known encoding and correcting procedures. Our technique is to use variational circuits for learning both the logical gates and the physical operations implementing them. This procedure can be implemented on near-term quantum computers via quantum process tomography. It enables automatic discovery of logical gates from analytically designed error correcting codes and can be extended to error correcting codes found by numerical optimizations. We test the procedure by simulation on classical computers on small quantum codes of four qubits to fifteen qubits and show that it finds most logical gates known in the current literature. Additionally, it generates logical gates not found in the current literature for the [[5,1,2]] code, the [[6,3,2]] code, and the [[8,3,2]] code.

研究动机与目标

• 自动化发现量子纠错码的逻辑门，避免逐案设计。
• 开发一种适用于解析设计码和数值优化码的方法。
• 通过量子过程层析成像和变分优化，在近中期量子计算机上实现。
• 发现超越现有文献的逻辑门，包括非Pauli门和纠缠门，针对特定码。
• 提供一种灵活、与架构相关的试探态，针对特定量子硬件定制物理门实现。

提出的方法

• 使用变分量子线路联合优化逻辑门酉矩阵及其在量子计算机上的物理实现。
• 采用两阶段试探态：一阶段用于逻辑门（变分），另一阶段用于物理门（可针对硬件架构定制）。
• 应用Rotosolve优化算法，最小化通过在制备完备输入态集上进行量子过程层析成像定义的损失函数。
• 使用六种单量子比特态（|0⟩, |1⟩, |+⟩, |−⟩, |+i⟩, |−i⟩）作为过程重建的制备完备基。
• 将损失函数构造为目标逻辑门与优化电路输出之间的迹距离，利用辅助比特迹消去方法模拟过程保真度。
• 在经典模拟器上实现该方法，针对小码（4至15量子比特），通过过程层析成像和保真度指标验证结果。

实验结果

研究问题

• RQ1 变分量子线路能否在无需事先解析设计的情况下，自动发现已知量子纠错码的逻辑门？
• RQ2 该方法能否发现文献中尚未报道的逻辑门，特别是非Pauli门或纠缠门？
• RQ3 该方法在多大程度上能发现适用于容错量子计算的可实现性门（如可实现的或浅深度的物理实现）？
• RQ4 当使用针对特定码结构（如[[5,1,2]]码）定制的试探态时，该方法在识别逻辑门方面的有效性如何？
• RQ5 该方法能否在近中期硬件上通过量子过程层析成像和变分优化实现？

主要发现

• 该方法在模拟中成功发现了[[4,2,2]]和[[5,1,2]]码的所有已知逻辑门。
• 对于[[5,1,2]]码，该方法通过结合可实现门和两量子比特参数化门的混合试探态，成功发现了非Pauli逻辑门。
• 该方法为[[5,1,2]]、[[6,3,2]]和[[8,3,2]]码生成了文献中未见的新逻辑门。
• 通过使用可实现两量子比特门试探态，成功在两个独立的[[4,2,2]]码编码的量子比特之间发现了可实现的逻辑CNOT门。
• Rotosolve优化的使用实现了损失函数的高效收敛，该损失函数具有变分量子算法的标准形式。
• 六个Bloch态构成制备完备集，实现了对逻辑门的完整过程重建，保真度足够高，可用于验证。