[论文解读] Memory Aware High-Level Synthesis for Embedded Systems

Gwenolé Corre, Eric Senn+2 more|arXiv (Cornell University)|May 30, 2006

Embedded Systems Design Techniques参考文献 13被引用 3

一句话总结

本文提出了一种面向实时嵌入式系统的内存感知高层次综合（HLS）方法，通过内存映射文件将内存架构约束直接集成到调度阶段。通过在GAUT HLS工具中将内存约束形式化为正式约束，该方法实现了在低计算复杂度下对面积、功耗和延迟之间权衡的高效探索。

ABSTRACT

We introduce a new approach to take into account the memory architecture and the memory mapping in the High- Level Synthesis of Real-Time embedded systems. We formalize the memory mapping as a set of constraints used in the scheduling step. We use a memory mapping file to include those memory constraints in our HLS tool GAUT. Our scheduling algorithm exhibits a relatively low complexity that permits to tackle complex designs in a reasonable time. Finally, we show how to explore, with the help of GAUT, a wide range of solutions, and to reach a good tradeoff between time, power-consumption, and area.

研究动机与目标

• 解决将内存架构约束集成到实时嵌入式系统高层次综合中的挑战。
• 在支持复杂设计探索的同时降低调度复杂度。
• 实现面积、功耗和执行时间之间高效权衡分析。
• 将内存映射形式化为HLS流程中的约束，以提升设计空间探索能力。
• 通过在设计早期集成真实内存架构，提升HLS工具的实用性。

提出的方法

• 作者将内存映射形式化为一组约束，并将其集成到GAUT HLS工具的调度阶段。
• 使用内存映射文件指定内存架构细节，如内存类型、大小和访问延迟。
• 调度算法设计为具有低计算复杂度，以高效处理复杂设计。
• 该方法通过在内存约束下改变调度和分配决策，支持多种设计点的探索。
• 内存约束在整个综合流程中传播，以指导分配和调度决策。
• 该方法支持异构内存架构，包括片上和片外内存类型。

实验结果

研究问题

• RQ1 如何有效将内存架构约束集成到高层次综合的调度阶段？
• RQ2 将内存映射形式化为约束对调度复杂度和设计探索效率有何影响？
• RQ3 低复杂度调度算法能否在保持内存感知优化的同时支持复杂嵌入式设计？
• RQ4 集成内存约束如何影响嵌入式系统中面积、功耗和延迟之间的权衡？
• RQ5 所提方法在内存架构约束下能多大程度探索多样化的设计解决方案？

主要发现

• 所提方法通过适用于复杂嵌入式系统的低复杂度调度算法，实现了高效的设计空间探索。
• 通过内存映射文件集成内存约束，提升了高层次综合的准确性和实用性。
• 该方法在多个设计点上实现了面积、功耗和执行时间之间的良好权衡。
• 在调度中使用形式化约束，使得内存感知设计替代方案的系统性探索成为可能。
• 该方法支持异构内存架构，从而为实时嵌入式系统提供了更优的优化能力。
• 工具GAUT在合理时间范围内展示了处理复杂设计的可行性。