[论文解读] Microgrid - The microthreaded many-core architecture

M. Irfan Uddin|arXiv (Cornell University)|Sep 21, 2013

Parallel Computing and Optimization Techniques参考文献 28被引用 4

一句话总结

该论文提出了 Microgrid，一种基于微线程模型的多核架构——一种混合冯·诺依曼/数据流执行模型，可实现细粒度、硬件管理的并发。通过使用硬件调度的线程、异步完成机制以及基于寄存器的通信，Microgrid 在单发射条件下实现了接近每周期一条指令的高延迟容忍度和吞吐量。

ABSTRACT

Traditional processors use the von Neumann execution model, some other processors in the past have used the dataflow execution model. A combination of von Neuman model and dataflow model is also tried in the past and the resultant model is referred as hybrid dataflow execution model. We describe a hybrid dataflow model known as the microthreading. It provides constructs for creation, synchronization and communication between threads in an intermediate language. The microthreading model is an abstract programming and machine model for many-core architecture. A particular instance of this model is named as the microthreaded architecture or the Microgrid. This architecture implements all the concurrency constructs of the microthreading model in the hardware with the management of these constructs in the hardware.

研究动机与目标

• 解决传统冯·诺依曼模型与数据流模型在大规模并行性利用方面的局限性。
• 通过引入具有结构化线程族的混合模型，克服通用数据流模型中大规模匹配存储的复杂性。
• 设计一种原生在硬件层面支持动态线程创建、同步与通信的多核架构。
• 通过硬件多线程和内存与浮点运算的异步完成机制，实现高效的延迟容忍。
• 为未来支持多达 10,000 个核心和 100 万个线程的多核系统提供可扩展、可组合的执行模型。

提出的方法

• 采用混合执行模型，结合线程内部的顺序指令执行（冯·诺依曼）与基于数据流的线程执行调度。
• 引入‘线程族’作为分层的、可组合的单元，类似于循环或函数调用，实现结构化并发。
• 通过专用寄存器（全局寄存器、局部寄存器、共享寄存器、依赖寄存器）在硬件中直接实现所有并发原语——创建、同步、通信。
• 使用委托网络将独立的线程族分发到各个核心，实现动态负载均衡与上下文复用。
• 采用窗口化执行模型，每个核心仅同时激活有限数量的线程（例如 5 个），以提高资源利用率。
• 设计专用的 I/O 核心，配备扩展指令集，以异步方式独立管理 I/O，与通用计算核心解耦。

实验结果

研究问题

• RQ1 如何通过混合执行模型结合冯·诺依曼模型的简洁性与数据流模型的并行性，以提升多核可扩展性？
• RQ2 在多核系统中，管理细粒度并发与异步线程执行的最有效方式是什么？
• RQ3 如何在大规模系统中高效实现硬件管理的线程创建、同步与通信？
• RQ4 哪些架构机制可在不依赖软件线程调度的情况下实现高延迟容忍？
• RQ5 在去中心化、可扩展的多核环境中，如何高效卸载与管理 I/O 操作？

主要发现

• 微线程模型通过将线程视为一等硬件实体，实现了细粒度、硬件管理的并发，显著降低了软件开销。
• 内存与浮点运算的异步完成机制允许线程在不刷新流水线的情况下被挂起与恢复，从而提升延迟容忍能力。
• 基于寄存器的通信（全局寄存器、共享寄存器、依赖寄存器）实现了线程族内高效、低延迟的同步与数据交换。
• 独立的线程族被均匀分发到各核心，受窗口大小限制（例如 5 个），支持线程上下文的动态复用，提升资源利用率。
• 该架构在单发射条件下理论吞吐量可达每周期一条指令，通过积极隐藏延迟逼近 RISC 的理想性能。
• 配备扩展指令集的专用 I/O 核心可独立管理 I/O 操作，将 I/O 与通用计算解耦，显著提升系统可扩展性。