[论文解读] Modern Hardware Security: A Review of Attacks and Countermeasures

Jyotiprakash Mishra, Sanjay K. Sahay|arXiv (Cornell University)|Jan 8, 2025

Physical Unclonable Functions (PUFs) and Hardware Security被引用 3

一句话总结

本论文综述当前的硬件安全漏洞与对策，覆盖缓存和电源侧信道攻击、投机执行缺陷（Spectre/Meltdown）、内存加密、可信执行环境、密码学ISA、安全启动、RoT、PUF以及故障注入，特别关注RISC-V安全挑战。

ABSTRACT

With the exponential rise in the use of cloud services, smart devices, and IoT devices, advanced cyber attacks have become increasingly sophisticated and ubiquitous. Furthermore, the rapid evolution of computing architectures and memory technologies has created an urgent need to understand and address hardware security vulnerabilities. In this paper, we review the current state of vulnerabilities and mitigation strategies in contemporary computing systems. We discuss cache side-channel attacks (including Spectre and Meltdown), power side-channel attacks (such as Simple Power Analysis, Differential Power Analysis, Correlation Power Analysis, and Template Attacks), and advanced techniques like Voltage Glitching and Electromagnetic Analysis to help understand and build robust cybersecurity defense systems and guide further research. We also examine memory encryption, focusing on confidentiality, granularity, key management, masking, and re-keying strategies. Additionally, we cover Cryptographic Instruction Set Architectures, Secure Boot, Root of Trust mechanisms, Physical Unclonable Functions, and hardware fault injection techniques. The paper concludes with an analysis of the RISC-V architecture's unique security challenges. The comprehensive analysis presented in this paper is essential for building resilient hardware security solutions that can protect against both current and emerging threats in an increasingly challenging security landscape.

研究动机与目标

• 调查当代计算系统中现代硬件安全漏洞的格局。
• 分析跨硬件与软件的缓解策略，以防御侧信道与基于故障的攻击。
• 审查密码学ISA、安全启动、RoT、PUF以及故障注入技术作为防御机制。
• 讨论由于开放性与可扩展性而对RISC-V架构带来的安全挑战与缓解措施。

提出的方法

• 对缓存、功率以及故障注入域的攻击向量及真实世界利用案例进行文献综述。
• 综合缓解技术，包括缓存分区、投机执行屏障、掩码、重新密钥和安全 enclaves 的应用。
• 分析内存加密方案、密钥管理以及硬件保护的粒度考量。
• 讨论密码学ISA、安全启动、RoT 机制及基于PUF的安全原语。
• 评估RISC-V的安全挑战及相应的对策。

实验结果

研究问题

• RQ1 现代处理器面临的主要硬件安全漏洞有哪些（缓存侧信道、功耗分析、故障注入与投机执行）？
• RQ2 在硬件与软件层面存在哪些缓解这些漏洞的策略或提案？
• RQ3 安全 enclaves、密码学 ISA、安全启动以及RoT如何形成对硬件安全模型的弹性保障？
• RQ4 开放的RISC-V体系结构带来了哪些独特的安全挑战与对策？
• RQ5 内存加密与基于PUF的方法在保护机密性、完整性以及密钥管理方面的有效性如何？

主要发现

• 缓存侧信道与投机执行攻击（Spectre/Meltdown）仍然是需要架构与编译器层面缓解的核心威胁。
• 功耗分析攻击（SPA、DPA、CPA、模板攻击）与故障注入方法（电压/抖动、EMA）对密码实现构成显著风险，需要掩码、重新密钥以及健壮的容错能力。
• 内存加密（TME/SME）在页级粒度下提供机密性与受保护的密钥管理；掩码、重新密钥以及基于 Merkle 树的方法提升完整性与密钥存储安全。
• 安全 enclaves（TEE）与配有RoT（TPMs、PCRs）的安全启动构成对可信执行与启动过程的多层防护，ROTs与远程证明加强信任。
• 密码学 ISA（AES-NI、ARM/RISC-V 扩展）提升加密运算的性能与安全性，并可降低侧信道泄漏；强调了RISC-V 扩展与在受限环境中的轻量级加密。
• 由于开放性与可扩展性，RISC-V带来独特的安全挑战，需要定制化的对策与缓解措施。