[论文解读] Modular decoding: parallelizable real-time decoding for quantum computers

Héctor Bombín, Christopher Dawson+4 more|arXiv (Cornell University)|Mar 8, 2023

Quantum Computing Algorithms and Architecture被引用 9

一句话总结

本文通过模块化解码实现实时、可并行解码，以用于通过边-顶点分解的容错量子计算。它证明缓冲条件能保持容错距离，并通过蒙特卡洛仿真证明缓冲是维持离线解码精度所必需且充分的，包括大规模的魔态蒸馏。

ABSTRACT

Universal fault-tolerant quantum computation will require real-time decoding algorithms capable of quickly extracting logical outcomes from the stream of data generated by noisy quantum hardware. We propose modular decoding, an approach capable of addressing this challenge with minimal additional communication and without sacrificing decoding accuracy. We introduce the edge-vertex decomposition, a concrete instance of modular decoding for lattice-surgery style fault-tolerant blocks which is remarkably effective. This decomposition of the global decoding problem into sub-tasks mirrors the logical-block-network structure of a fault-tolerant quantum circuit. We identify the buffering condition as a key requirement controlling decoder quality; it demands a sufficiently large separation (buffer) between a correction committed by a decoding sub-task and the data unavailable to it. We prove that the fault distance of the protocol is preserved if the buffering condition is satisfied. Finally, we implement edge-vertex modular decoding and apply it on a variety of quantum circuits, including the Clifford component of the 15-to-1 magic-state distillation protocol. Monte Carlo simulations on a range of buffer sizes provide quantitative evidence that buffers are both necessary and sufficient to guarantee decoder accuracy. Our results show that modular decoding meets all the practical requirements necessary to support real-world fault-tolerant quantum computers.

研究动机与目标

• 解决在容错量子计算中对实时解码的需求。
• 将全局解码分解为与容错电路结构相呼应的并行子任务。
• 引入缓冲作为保持解码精度的关键条件。
• 证明一个健全性定理，确保在缓冲存在下模块化解码与离线解码等价。
• 通过对包括15-to-1魔态蒸馏在内的复杂逻辑块网络的数值仿真，展示其实用性。

提出的方法

• 将模块化解码和面向晶格手术风格的容错，定义模块化解码与边-顶点分解。
• 引入缓冲条件：每个子任务必须具有足够的边界数据缓冲。
• 证明健全性定理：在充分缓冲的情况下，模块化解码保持容错距离与正确性。
• 开发模块化子任务的调度以实现并发、低时延解码。
• 实现边-顶点解码并通过蒙特卡洛仿真与离线解码进行基准比较。
• 将该框架应用于包括15-to-1魔态蒸馏在内的复杂逻辑块网络。

实验结果

研究问题

• RQ1 如何在不牺牲解码精度的前提下，将全局解码问题分解为更小、可并行的子任务？
• RQ2 需要多宽的缓冲才能使模块化解码在性能上与离线解码保持同等的容错水平？
• RQ3 在各种容错协议下，边-顶点模块化解码是否能够在保持容错距离的同时实现较低的反应时间？
• RQ4 缓冲条件是否足以保证不同基于晶格手术的电路和蒸馏协议的健全性？
• RQ5 模块化解码在大规模逻辑块网络（如15-to-1魔态蒸馏）上的性能如何？

主要发现

• 在使用模块化解码时，缓冲条件是必要且充分的，以维持与离线解码相同的解码性能。
• 健全性定理保证在充足缓冲下，采用模块分解的解码在容错距离的一半范围内仍然有效。
• 边-顶点分解通过将任务分为边缘子任务（并行）和顶点子任务（边界相关）来实现并发、低延迟解码。
• 调度与缓冲策略使实时解码成为可能，而不会在大型逻辑块网络中增加逻辑错误率。
• 蒙特卡洛仿真在不同缓冲大小下验证该方法，并包括如15-to-1魔态蒸馏等复杂块。