[论文解读] Multilayer technique developed for fabricating Nb-based single-electron devices
本文提出了一种新颖的多层制造工艺，用于制备高质量的Nb/AlOx/Nb单电子晶体管，其结尺寸小至0.3×0.3 µm²。通过结合原位三明治层生长、Ge/Cr掩膜以及旋涂玻璃（SOG）平面化技术，该方法实现了无需化学机械抛光或光刻胶再蚀刻的可靠图案化与通孔开孔，从而在41 mV每e的周期下实现了清晰的库仑阻塞振荡，证实了单电子隧穿行为。
A reliable process has been developed for the fabrication of all-Nb single-electron circuits, based on spin-on glass planarization. The process steps are the in situ growth of Nb/AlOx/Nb sandwich, definition of the patterns of junctions, base electrodes and wiring by use of reactive ion etching and the planarization of a spin-on glass insulation between base electrode and wiring. A single electron transistor made of 0.1 square micrometer area junctions clearly shows the e-periodic Coulomb blockade modulation by a voltage applied to a gate.
研究动机与目标
- 开发一种适用于单电子器件的可靠、可扩展的亚微米Nb/AlOx/Nb隧道结制造工艺。
- 克服外部分离式隧道势垒形成方法以及传统平面化技术（如CMP或光刻胶再蚀刻）的局限性。
- 实现高质量、可重复的结结构，具有小的自电容，以增强库仑阻塞效应。
- 在保持电绝缘性的同时，通过原位反射率监测精确打开通孔至基底电极。
- 实验验证Nb基单电子晶体管中可观测的单电子隧穿行为，具有明确的充电能与栅压调制特性。
提出的方法
- 在热氧化硅衬底上原位生长Nb/Al-AlOx/Nb三明治结构，其中底部Nb层厚100 nm，顶部Nb层厚200 nm，Al层在300 mbar O₂下氧化6小时形成AlOx。
- 使用30 nm Cr掩膜及PMMA/共聚物剥离工艺定义顶部Nb层，并通过CF₄反应离子束蚀刻（RIE）刻蚀Ge间隔层。
- 采用缓冲HF湿法蚀刻AlOx势垒以防止边缘阻挡，随后通过同一光刻胶掩膜对底部Nb层进行RIE蚀刻。
- 涂覆旋涂玻璃（SOG Accuglass®314）进行平面化处理，随后进行低温烘烤与电子束固化，形成稳定的类SiO₂绝缘层。
- 通过SF₆/O₂（各10 sccm）进行各向同性RIE以打开SOG层中的通孔，并通过原位反射率监测实现厚度精确控制。
- 最终布线通过新的AZ PN 114光刻胶掩膜对100 nm Nb层进行RIE刻蚀，随后通过选择性蚀刻去除Cr与Ge间隔层。
实验结果
研究问题
- RQ1能否开发一种可靠、高良率的工艺，用于制造结尺寸小于0.5 µm²的Nb基单电子晶体管？
- RQ2SOG平面化技术是否可消除对CMP或光刻胶再蚀刻的需求，同时保持电绝缘完整性？
- RQ3Ge/Cr掩膜技术能否在不损伤下层材料的前提下，实现亚微米Nb结的精确、高深宽比图案化？
- RQ4使用该工艺制造的Nb基SET中，库仑阻塞调制的范围有多大？
- RQ5所制备的器件是否能展现出清晰的单电子隧穿行为，具有可测量的充电能与栅压调制？
主要发现
- 该工艺成功制备了名义面积为0.3×0.3 µm²的Nb/AlOx/Nb结，展现出清晰的e周期性库仑阻塞调制，栅压周期∆Vg ≈ 41 mV。
- 根据25 µV的电压偏移估算，晶体管岛总电容CΣ ≈ 6 fF，得出充电能EC/kB ≈ 150 mK。
- 结电容估算为Cj ≈ 3 fF，对应有效结面积0.075 µm²，接近名义面积0.09 µm²。
- 器件表现出约2.7 mV每结的超导能隙电压，并在I-V曲线中显示出邻近效应拐点，证实了高质量结的形成。
- 最小结中未检测到临界电流，归因于高阻抗与热涨落效应。
- 该方法可实现高质量亚微米Nb结的可靠制造，具有向0.1 µm缩小的潜力，并可支持未来具有更高信噪比的SET应用。
更好的研究，从现在开始
从阅读论文到最终审阅，大幅缩短您的研究时间。
无需绑定信用卡
本解读由 AI 生成，并经人工编辑审核。