[论文解读] New designs of reversible sequential devices

Anindita Banerjee, Anirban Pathak|ArXiv.org|Aug 12, 2009

Quantum Computing Algorithms and Architecture参考文献 31被引用 4

一句话总结

本文提出了一套系统性协议，用于使用NCT门库对可逆时序电路进行合成与优化，相较于先前设计，展现出更低的门复杂度、更少的垃圾位、更低的量子成本以及更少的反馈回路。作者表明，先前声称非标准门带来的优势实为人为产物，并提出了优化后的SR、D、JK和T锁存器，其效率更高且概念更清晰，适用于可逆计算与量子计算应用。

ABSTRACT

A clear protocol for synthesis of sequential reversible circuits from any particular gate library has been provided. Using that protocol, reversible circuits for SR latch, D latch, JK latch and T latch are designed from NCT gate library. All the circuits have been optimized with the help of existing local optimization algorithms (e.g. template matching, moving rule and deletion rule). It has been shown that the present proposals have lower gate complexities, lower number of garbage bits, lower quantum cost and lower number of feedback loops compared to the earlier proposals. For a fair comparison, the optimized sequential circuits have been compared with the earlier proposals for the same after converting the earlier proposed circuits into equivalent NCT circuits. Further, we have shown that the advantage in gate count obtained in some of the earlier proposals by introduction of New gates is an artifact and if it is allowed then every reversible circuit block can be reduced to a single gate. In this context, some important conceptual issues related to the designing and optimization of sequential reversible circuits have been addressed. A protocol for minimization of quantum cost of reversible circuit has also been proposed here.

研究动机与目标

• 解决可逆时序电路缺乏清晰合成协议的问题。
• 解决设计与优化可逆时序电路中的概念性问题，特别是关于反馈与门库选择的问题。
• 证明先前研究中声称的非标准门（如New门）的优势实为人为产物，并非真实改进。
• 在可逆时序设计中最小化量子成本与总电路成本（门数、垃圾位、量子成本）。
• 为经典计算与量子计算提供基础锁存器与触发器的优化、NCT等价实现。

提出的方法

• 建立了一套正式协议，用于从任意门库合成可逆时序电路，重点聚焦于NCT作为通用门集。
• 通过系统化的门替换方法，将非NCT门（如Fredkin、Toffoli、New门）转换为等价的NCT电路。
• 使用模板匹配、移动规则与删除规则进行优化，以减少门数并提升效率。
• 在替换后对优化电路进行再优化，以确保资源使用最小化。
• 通过所提出的协议计算并最小化量子成本，总成本（TC）计算为门数、量子成本与垃圾位之和。
• 所有设计均通过转换为等价NCT电路，与早期提案进行公平比较。

实验结果

研究问题

• RQ1 是否存在一种系统化且可推广的协议，用于从任意门库合成可逆时序电路？
• RQ2 如何在可逆时序电路中最小化量子成本？门库选择在此过程中起什么作用？
• RQ3 先前研究中声称的非标准门（如New门）的优势是否真实存在，还是源于不一致的基准测试框架？
• RQ4 可逆时序电路中的反馈回路能否减少至低于经典最小值？这对电路复杂度有何影响？
• RQ5 在使用标准门库（如NCT）时，可逆时序电路在门数、垃圾位与量子成本方面能优化到何种程度？

主要发现

• 使用NCT门库设计的SR锁存器、D锁存器、JK锁存器与T锁存器，其门复杂度低于所有先前提案。
• 垃圾位与反馈回路数量显著减少——例如，所提设计仅使用1个反馈回路，而传统JK触发器使用8个，先前可逆设计使用2个。
• 通过所提协议最小化了量子成本，且在公平基准测试后，总电路成本（TC）低于所有先前工作。
• 先前研究中使用非NCT门（如New门）所声称的优势被证明是人为产物，因为此类门若被允许，可将任意电路简化为单个门。
• 所提协议可构建优化的、保持逻辑一致性的NCT等价电路，适用于经典可逆计算与量子计算领域。
• 结果表明，可逆时序电路在效率与稳定性方面可超越经典不可逆设计，包括消除SR锁存器的不稳定状态。