[论文解读] On the Energy Complexity of LDPC Decoder Circuits

Christopher Blake, Frank R. Kschischang|arXiv (Cornell University)|Feb 27, 2015

Error Correcting Code Techniques参考文献 13被引用 6

一句话总结

本文通过分析随机生成的Tanner图的最小割宽，建立了VLSI实现容量逼近LDPC译码器电路的基本能量复杂度下界。基于Thompson的面积-能量权衡电路模型，证明了直接实例化的LDPC译码器在每次迭代中的能量必须按Ω(n(log n)²)的规模增长，且在充分度分布条件下，对于均匀生成的Tanner图，其能量几乎必然按Ω(n²)的规模增长。

ABSTRACT

It is shown that in a sequence of randomly generated bipartite configurations with number of left nodes approaching infinity, the probability that a particular configuration in the sequence has a minimum bisection width proportional to the number of vertices in the configuration approaches $1$ so long as a sufficient condition on the node degree distribution is satisfied. This graph theory result implies an almost sure $Ω\left(n^{2} ight)$ scaling rule for the energy of capacity-approaching LDPC decoder circuits that directly instantiate their Tanner Graphs and are generated according to a uniform configuration model, where $n$ is the block length of the code. For a sequence of circuits that have a full set of check nodes but do not necessarily directly instantiate a Tanner graph, this implies an $Ω\left(n^{1.5} ight)$ scaling rule. In another theorem, it is shown that all (as opposed to almost all) capacity-approaching LDPC decoding circuits that directly implement their Tanner graphs must have energy that scales as $Ω\left(n\left(\log n ight)^{2} ight)$. These results further imply scaling rules for the energy of LDPC decoder circuits as a function of gap to capacity.

研究动机与目标

• 建立VLSI实现LDPC译码器电路能量复杂度的基本下界。
• 基于随机生成的Tanner图结构，分析能量复杂度的缩放行为。
• 在不同Tanner图生成假设下，推导出能量复杂度的‘几乎必然’与‘确定’缩放律。
• 证明直接实例化Tanner图会导致超线性能量缩放，超过先前的下界。
• 验证这些缩放规则适用于逼近信道容量的译码器，无论具体码构造如何。

提出的方法

• 采用标准电路模型，其中能量定义为电路面积乘以时钟周期数，基于Thompson模型。
• 应用随机图论分析通过均匀配置模型生成的二分Tanner图中的最小割宽。
• 证明对于大块长，几乎所有满足充分度分布条件的Tanner图，其最小割宽与顶点数成正比。
• 通过在具有2^k个顶点的图上使用嵌套最小割切分，利用Thompson对电路面积的下界推导面积下界。
• 通过边数、顶点数与最小割宽之间的关系，推导出一般面积下界：A_c ≥ (λ_w²(√2−1)²/4)(|E|²/|V|)。
• 将图论结果与电路复杂度结合，建立LDPC译码器每次迭代的能量复杂度缩放律。

实验结果

研究问题

• RQ1 直接实例化其Tanner图的VLSI实现容量逼近LDPC译码器的最小能量复杂度是多少？
• RQ2 随机生成的Tanner图的最小割宽如何影响LDPC译码器电路的能量缩放？
• RQ3 能否为所有容量逼近LDPC译码器推导出一个‘确定’（普遍）的能量缩放规则，而不仅限于‘几乎全部’？
• RQ4 Tanner图结构——特别是度分布与割宽——对译码器电路的面积与能量复杂度有何影响？
• RQ5 LDPC译码器的能量复杂度是否超过为通用译码算法推导出的Ω(n√log n)下界？

主要发现

• 在均匀配置模型下，若满足充分度分布条件，几乎所有生成的Tanner图的最小割宽与顶点数成线性关系，意味着能量缩放规则为Ω(n²)。
• 所有直接实现其Tanner图的容量逼近LDPC译码器，其能量复杂度缩放必须为Ω(n(log n)²)，这一下界强于此前已知结果。
• 本文为任意直接实例化的LDPC译码器的每次迭代能量复杂度建立了普遍（确定）缩放规则Ω(n(log n)²)，与图生成模型无关。
• 推导出的电路实现面积下界为A_c ≥ (λ_w²(√2−1)²/4)(|E|²/|V|)，其依赖于边数、顶点数与线宽。
• 能量缩放规则被证明依赖于与容量的差距，对于逼近容量的码，其边界更紧。
• 这些结果表明，现有LDPC译码器设计无法实现为通用译码算法推导出的Ω(n√log n)能量下界。