[论文解读] OpenABC-D: A Large-Scale Dataset For Machine Learning Guided Integrated Circuit Synthesis

Animesh Basak Chowdhury, Benjamin Tan+2 more|arXiv (Cornell University)|Oct 21, 2021

Semiconductor materials and devices被引用 13

一句话总结

本论文介绍了 OpenABC-D，这是一个大规模、带标签的数据集，包含从 29 个开源硬件设计的 1500 次逻辑综合运行中生成的 870,000 个与非门图（AIGs），其标签包括优化后的节点数量和延迟。作者通过基准测试图神经网络（GCNs）来预测综合方案的质量结果（QoR），展示了其在测试集上达到 0.579 的均方误差，同时表明 GCNs 能够从 AIG 中学习到有意义的结构和功能嵌入。

ABSTRACT

Logic synthesis is a challenging and widely-researched combinatorial optimization problem during integrated circuit (IC) design. It transforms a high-level description of hardware in a programming language like Verilog into an optimized digital circuit netlist, a network of interconnected Boolean logic gates, that implements the function. Spurred by the success of ML in solving combinatorial and graph problems in other domains, there is growing interest in the design of ML-guided logic synthesis tools. Yet, there are no standard datasets or prototypical learning tasks defined for this problem domain. Here, we describe OpenABC-D,a large-scale, labeled dataset produced by synthesizing open source designs with a leading open-source logic synthesis tool and illustrate its use in developing, evaluating and benchmarking ML-guided logic synthesis. OpenABC-D has intermediate and final outputs in the form of 870,000 And-Inverter-Graphs (AIGs) produced from 1500 synthesis runs plus labels such as the optimized node counts, and de-lay. We define a generic learning problem on this dataset and benchmark existing solutions for it. The codes related to dataset creation and benchmark models are available athttps://github.com/NYU-MLDA/OpenABC.git. The dataset generated is available athttps://archive.nyu.edu/handle/2451/63311

研究动机与目标

• 为电子设计自动化（EDA）领域中机器学习引导的逻辑综合解决缺乏标准化、大规模数据集的问题。
• 创建一个真实、功能丰富的数据集，以支持在真实世界硬件 IP 设计上对机器学习模型进行可复现的基准测试。
• 支持开发和评估用于预测技术无关逻辑综合中质量结果（QoR）的机器学习模型。
• 通过提供一个标准化、开放且可扩展的带标签输出数据集，为未来在 EDA 领域的机器学习研究奠定基础。
• 通过训练模型以预测网表指标并分类 IP 功能，探索图神经网络在 AIG 上的表征能力。

提出的方法

• 通过在 29 个开源硬件 IP 上使用开源 ABC 工具运行 1500 次综合运行，生成了该数据集，产生了 870,000 个 AIG，包含中间输出和最终输出。
• 每个 AIG 样本均包含标签，如优化后的节点数、延迟和深度，支持回归和分类任务。
• 训练了一个图卷积网络（GCN）以使用 AIG 结构和综合方案嵌入作为输入，来预测 QoR 指标。
• 模型架构通过拼接图级别和方案级别嵌入，随后使用全连接层进行回归。
• 对于 IP 分类任务，使用交叉熵损失训练了一个两层 GCN，采用 t-SNE 可视化学习到的嵌入。
• 所有实验均使用 Adam 优化器，超参数包括：初始学习率（0.001）、批量大小（64）和 80 个训练周期。

实验结果

研究问题

• RQ1 来自开源硬件 IP 的大规模、真实世界 AIG 数据集是否能够支持逻辑综合中机器学习模型的可复现基准测试？
• RQ2 图神经网络在未见过的硬件 IP 上，对给定综合方案的质量结果（QoR）预测能力如何？
• RQ3 GCN 从数字电路的 AIG 表示中能够学习到何种结构和功能信息？
• RQ4 GCN 嵌入是否可用于基于网表结构对未知硬件 IP 进行分类？
• RQ5 模型预测在不同硬件 IP 设计之间泛化的程度如何？分布偏移的风险有多大？

主要发现

• GCN 模型在 QoR 预测任务中达到 0.579 ± 0.02 的均方误差（MSE），优于其他配置。
• 预测值与实际值之间表现出强相关性，散点图紧密沿 y=x 线分布，表明回归性能可靠。
• 使用 GCN 嵌入进行 IP 分类在 35 个周期后达到 98.05% 的准确率，证明了模型能够从 AIG 中学习到功能语义。
• t-SNE 可视化显示，学习到的嵌入按 IP 类型聚类，表明模型捕捉到了有意义的结构和功能模式。
• 零成本启发式方法的变体（如 rw -z、rf -z）在保持优化潜力方面表现有效，从而提升了下游性能。
• 尽管结果表现强劲，但该模型在某些 IP（如 fir 和 iir）上性能略有下降，表明对分布外设计可能存在分布偏移风险。