[论文解读] p-i-n Tunnel FETs vs. n-i-n MOSFETs: Performance Comparison from Devices to Circuits

Yunfei Gao, Siyuranga O. Koswatta+2 more|arXiv (Cornell University)|Jan 28, 2010

Advancements in Semiconductor Devices and Circuit Design参考文献 1被引用 6

一句话总结

该论文采用碳纳米管作为模型沟道材料，利用非平衡格林函数（NEGF）和紧束缚方法，对比研究了 p-i-n 隧穿 FET（TFET）与 n-i-n MOSFET 的量子输运特性。结果表明，在亚阈值逻辑电路中，p-i-n TFET 的性能优于 n-i-n MOSFET，在等漏电流和等 VDD 条件下性能提升约 15 倍，在相同功耗条件下性能提升约 3 倍，且在等延迟条件下可实现高达 3 倍的能耗降低。

ABSTRACT

The band-to-band tunneling transistors have some performance advantages over the conventional MOSFETs due to the <60mV/dec sub-threshold slope. In this paper, carbon nanotubes are used as a model channel material to address issues that we believe will apply to BTBT FETs vs. MOSFETs more generally. We use pz-orbital tight-binding Hamiltonian and the non-equilibrium Green function (NEGF) formalism for rigorous treatment of dissipative quantum transport. A device level comparison of p-i-n TFETs and n-i-n MOSFETs in both ballistic and dissipative cases has been performed previously. In this paper, the possibility of using p-i-n TFETs in ultra-low power sub-threshold logic circuits is investigated using a rigorous numerical simulator. The results show that, in sub-threshold circuit operation, the p-i-n TFETs have better DC characteristics, and can deliver ~15x higher performance at the iso-P_LEAKAGE, iso-VDD conditions. Because p-i-n TFETs can operate at lower VDD than n-i-n MOSFETs, they can deliver ~3x higher performance at the same power (P_OPERATION). This results in ~3x energy reduction under iso-delay conditions. Therefore the p-i-n TFETs are more suitable for sub-threshold logic operation.

研究动机与目标

• 评估 p-i-n 隧穿 FET 与 n-i-n MOSFET 在超低功耗亚阈值逻辑电路中的性能表现。
• 研究带对带隧穿晶体管（BTBT FET）相较于传统 MOSFET 在亚阈值斜率和能效方面的优势。
• 确定在实际器件与电路级约束条件下，p-i-n TFET 是否比 n-i-n MOSFET 更适用于亚阈值工作。
• 在相同工作条件下，量化延迟、功耗和漏电流方面的性能增益。

提出的方法

• 本研究采用碳纳米管作为模型沟道材料，以使结论可推广至更广泛的 BTBT FET 应用。
• 采用 pz 轨道紧束缚哈密顿量来模拟纳米管沟道的电子结构。
• 利用非平衡格林函数（NEGF）形式化方法，严格模拟器件中的耗散性量子输运。
• 在弹道输运与耗散输运两种条件下进行器件级对比分析。
• 开展电路级仿真，以评估其在亚阈值逻辑工作状态下的性能表现。
• 在等漏电流、等 VDD 和等功耗条件下进行性能基准测试，以实现直接对比。

实验结果

研究问题

• RQ1 p-i-n TFET 是否能在亚阈值逻辑电路中显著优于 n-i-n MOSFET？
• RQ2 TFET 所具有的亚阈值斜率优势在电路层面如何转化为性能增益？
• RQ3 在相同功耗与漏电流约束下，p-i-n TFET 相较于 n-i-n MOSFET 的相对性能如何？
• RQ4 TFET 的工作电压缩放潜力如何影响其在亚阈值工作状态下的能效？

主要发现

• 在等漏电流和等 VDD 条件下，p-i-n TFET 的性能约为 n-i-n MOSFET 的 15 倍。
• 在相同功耗耗散（P_OPERATION）条件下，p-i-n TFET 的性能约为 n-i-n MOSFET 的 3 倍。
• 在相同延迟条件下，p-i-n TFET 的能耗较 n-i-n MOSFET 降低约 3 倍。
• p-i-n TFET 性能优越的原因在于其可在更低的电源电压（VDD）下工作，同时保持较高的驱动电流。
• 结果证实，由于其更陡峭的亚阈值斜率和更低的漏电流，p-i-n TFET 更适合用于超低功耗亚阈值逻辑电路。