[论文解读] Parallel Decoders of Polar Codes

Bin Li, Hui Shen+1 more|arXiv (Cornell University)|Sep 4, 2013

Error Correcting Code Techniques被引用 28

一句话总结

本文提出了一种极化码的并行译码方法，采用 M=2^m 个分量译码器，对原始码的 1/M 大小子块并行处理。该方法在几乎与传统译码相同误码率性能的前提下，实现了 M 倍的加速，从而为高速应用提供了高效的硬件实现方案。

ABSTRACT

In this letter, we propose parallel SC (Successive Cancellation) decoder and parallel SC-List decoder for polar codes. The parallel decoder is composed of M=2^m(m>=1) component decoders working in parallel and each component decoder decodes a Polar code of a block size of 1/M of the original Polar code. Therefore the parallel decoder has M times faster decoding speed. Our simulation results show that the parallel decoder has almost the same error-rate performance as the conventional non-parallel decoder.

研究动机与目标

• 为解决极化码在高速应用中连续取消（SC）译码的高延迟问题。
• 在不牺牲误码率性能的前提下实现更快的译码速度。
• 设计一种可扩展、可并行化的译码架构，适用于硬件部署。
• 在显著降低译码延迟的同时保持接近最优的性能。

提出的方法

• 并行译码器将原始极化码划分为 M=2^m 个子码，每个子码由一个分量译码器独立译码。
• 每个分量译码器处理大小为 N/M 的子块，其中 N 为原始码长。
• 分量译码器并行运行，使总译码延迟降低 M 倍。
• 在每个子块上使用标准的 SC 或 SC-List 译码算法，且无需修改码结构。
• 通过精心设计的码划分与交织方式，管理子块之间的依赖关系。
• 该方法保持了极化码的结构与译码特性，确保性能一致性。

实验结果

研究问题

• RQ1 能否通过并行化实现极化码译码加速，而不会降低误码率性能？
• RQ2 在保持接近最优性能的前提下，并行译码可实现的最大加速比是多少？
• RQ3 并行译码器的误码率性能与传统 SC 及 SC-List 译码相比如何？
• RQ4 子块大小与并行译码器数量对译码延迟与性能有何影响？
• RQ5 所提出的并行架构能否在硬件上高效实现，以支持实时应用？

主要发现

• 并行 SC 译码器实现了 M 倍加速，与传统 SC 译码相比性能损失可忽略不计。
• 并行 SC-List 译码器保持了与原始列表译码方法几乎完全相同的误码率性能。
• 仿真结果证实，并行译码器的误码率性能与非并行基线几乎无法区分。
• 所提出的架构支持高速率译码，适用于 5G 及其他高带宽密集型应用。
• 该方法具有可扩展性，可轻松扩展至任意 M=2^m，且设计改动极小。
• 该方法在并行执行下仍保持极化码的逼近容量特性。