[论文解读] Parallel Programming for FPGAs

Ryan Kastner, Janarbek Matai+1 more|arXiv (Cornell University)|May 9, 2018

Embedded Systems Design Techniques参考文献 45被引用 16

一句话总结

本书为FPGA设计中的高层次综合（HLS）提供了实用指南，重点介绍使用类C/C++代码实现并行编程技术，以生成优化的RTL。通过FIR滤波器、CORDIC、DFT和哈夫曼编码等案例研究，展示了循环展开、流水线处理和数组分区等优化策略，利用Vivado HLS工具实现显著性能提升，并通过共仿真和黄金参考对比实现形式化验证。

ABSTRACT

This book focuses on the use of algorithmic high-level synthesis (HLS) to build application-specific FPGA systems. Our goal is to give the reader an appreciation of the process of creating an optimized hardware design using HLS. Although the details are, of necessity, different from parallel programming for multicore processors or GPUs, many of the fundamental concepts are similar. For example, designers must understand memory hierarchy and bandwidth, spatial and temporal locality of reference, parallelism, and tradeoffs between computation and storage. This book is a practical guide for anyone interested in building FPGA systems. In a university environment, it is appropriate for advanced undergraduate and graduate courses. At the same time, it is also useful for practicing system designers and embedded programmers. The book assumes the reader has a working knowledge of C/C++ and includes a significant amount of sample code. In addition, we assume familiarity with basic computer architecture concepts (pipelining, speedup, Amdahl's Law, etc.). A knowledge of the RTL-based FPGA design flow is helpful, although not required.

研究动机与目标

• 通过高层次综合（HLS）实现高效、高性能的FPGA设计，而无需掌握低层次RTL专业知识。
• 解决将不规则、数据并行算法（如哈夫曼编码）映射到具有异构并行性和数据流约束的硬件所面临的挑战。
• 通过展示适用于DSP和数据压缩等多样化领域优化技术，弥合算法设计与硬件实现之间的差距。
• 提供可直接用于课程教学的资源，包含项目和测试平台，适用于教学与工业应用，强调通过共仿真和黄金参考验证确保正确性。

提出的方法

• 使用Vivado HLS将类C/C++代码转换为RTL，应用循环展开、流水线处理和数据流等指令以利用并行性。
• 通过测试平台进行共仿真，将输出与黄金参考文件对比以验证正确性，使用diff工具实现自动化验证。
• 应用优化技术，包括循环分裂、代码提升和位宽优化，以提升性能和资源利用率。
• 通过数组分区和内存层次结构感知，减少内存带宽受限设计中的瓶颈。
• 引入数据流指令，以管理具有不规则控制流的算法（如哈夫曼编码）中的独立、并发操作。
• 利用阵列结构和重构的算法形式（如归并排序和插入排序）暴露细粒度并行性。

实验结果

研究问题

• RQ1 如何系统性地利用高层次综合优化FPGA设计在信号处理和数据压缩领域的性能与资源使用？
• RQ2 在具有混合并行性的不规则算法中，最有效的HLS指令和编码实践是什么，以实现高吞吐量？
• RQ3 如何设计测试平台，以实现基于黄金参考输出的HLS生成硬件的自动化、形式化验证？
• RQ4 在HLS中，通过数据流和循环级优化，复杂算法（如哈夫曼编码）在多大程度上可以被有效并行化？
• RQ5 如循环展开、流水线处理和数组分区等优化策略，如何影响HLS设计中延迟、吞吐量和资源利用率之间的权衡？

主要发现

• 在Vivado HLS中使用数据流指令可有效对独立算法组件（如哈夫曼编码）进行流水线处理，实现不同阶段的并发执行。
• 循环展开和流水线处理在FIR滤波器和DFT实现中显著提升了吞吐量，性能增益通过共仿真和与黄金输出的对比得到验证。
• 数组分区和内存访问优化减少了稀疏矩阵-向量乘法及矩阵乘法等内存密集型内核中的瓶颈。
• 本书的测试平台框架通过diff命令比较输出文件，当结果正确时，成功实现了100%匹配率，确保了可靠的功功能验证。
• 尽管哈夫曼编码具有算法复杂性和不规则控制流，但通过分阶段优化和数据流结构设计，仍实现了正确且高效的硬件实现。
• 通过黄金参考对比进行形式化验证，确保HLS生成的硬件满足功能需求，且测试平台返回的值被Vivado HLS用于验证仿真结果。