[论文解读] Post-route alleviation of dense meander segments in high-performance printed circuit boards

Tsun‐Ming Tseng, Bing Li+2 more|arXiv (Cornell University)|Nov 18, 2013

VLSI and FPGA Design Techniques参考文献 9被引用 3

一句话总结

本文提出一种后布线优化方法，通过加宽并均匀分布密集蛇形走线段，减少高性能印刷电路板上串扰引起的信号加速问题。该方法将布线区域可用性与蛇形走线组布局建模为整数线性规划（ILP）问题，在紧约束条件下仍可实现蛇形走线宽度和间距两倍的提升，有效缓解由串扰导致的时序不匹配问题。

ABSTRACT

Length-matching is an important technique to balance delays of bus signals in high-performance PCB routing. Existing routers, however, may generate dense meander segments with small distance. Signals propagating across these meander segments exhibit a speedup effect due to crosstalks between the segments of the same wire, thus leading to mismatch of arrival times even with the same physical wire length. In this paper, we propose a post-processing method to enlarge the width and the distance of meander segments and distribute them more evenly on the board so that the crosstalks can be reduced. In the proposed framework, we model the sharing combinations of available routing areas after removing dense meander segments from the initial routing, as well as the generation of relaxed meander segments and their groups in subareas. Thereafter, this model is transformed into an ILP problem and solved efficiently. Experimental results show that the proposed method can extend the width and the distance of meander segments about two times even under very tight area constraints, so that the crosstalks and thus the speedup effect can be alleviated effectively in high-performance PCB designs.

研究动机与目标

• 解决因同一根导线的密集蛇形走线段之间距离过近而引起的串扰导致的信号加速问题。
• 减少因串扰效应引起的传播速度非预期变化，从而降低长度匹配总线信号的时序不匹配。
• 通过后布线阶段增加蛇形走线段的宽度和段间距离，提升布线质量。
• 在可用布线区域中更均匀地分布蛇形走线段，以最小化串扰，同时满足严格的区域约束。
• 开发一种高效的优化框架，将布线问题转化为可求解的整数线性规划（ILP）模型。

提出的方法

• 将移除密集蛇形走线段后剩余的可用布线区域建模为离散的子区域，用于重新布线。
• 定义可用于放置松弛蛇形走线段及其分组的布线区域的可行组合。
• 将蛇形走线段的布局与分布建模为整数线性规划（ILP）问题，以优化间距与宽度。
• 利用ILP模型最大化蛇形走线段之间的最小距离，同时增加其宽度，且保持长度匹配约束。
• 对初始布线结果进行后处理，根据ILP求解结果重新定位并重塑蛇形走线段。
• 确保解满足物理约束，如布线层可用性与最小设计规则。

实验结果

研究问题

• RQ1 在高性能PCB中，如何有效减少密集蛇形走线段因串扰引起的信号加速？
• RQ2 在空间约束极严的条件下，通过后布线优化，蛇形走线段的宽度与段间间距最多可提升多少？
• RQ3 基于ILP的框架能否高效建模并求解在可用布线子区域中蛇形走线段最优再分配的问题？
• RQ4 与传统布线方法相比，所提出方法在串扰抑制与时序精度方面表现如何？
• RQ5 所提出的后处理方法在蛇形走线段间距与宽度方面可实现的最大提升是多少？

主要发现

• 所提方法即使在极紧的区域约束下，也能将蛇形走线段的宽度与间距成功提升约两倍。
• 基于ILP的优化框架能够高效且可扩展地求解高性能PCB设计中的蛇形走线再分配问题。
• 该方法有效降低了同一根导线段之间的串扰，从而缓解了导致时序不匹配的信号加速效应。
• 该方法在保持长度匹配要求的同时，通过蛇形走线段的空间再分布，提升了信号完整性。
• 实验结果证实，该方法显著降低了串扰，使信号传播延迟更加可预测且均衡。
• 该方法在严格设计约束下表现出强鲁棒性，展示了在实际高速PCB布线场景中的实用价值。