[论文解读] Power and Execution Time Measurement Methodology for SDF Applications on FPGA-based MPSoCs

Christof Schlaak, Maher Fakih+1 more|arXiv (Cornell University)|Jan 13, 2017

Embedded Systems Design Techniques参考文献 15被引用 9

一句话总结

本文提出了一种低成本、低侵入性的测量方法，用于在基于FPGA的MPSoC上联合分析同步数据流（SDF）应用的执行时间和动态功耗。通过在FPGA中集成自定义测量控制器，并在低成本开发板上使用低分辨率ADC，该方法实现了周期级精确的定时和相位级功耗测量，通过Pareto分析在图像处理工作负载（如Sobel和JPEG编码器）上验证了其在优化任务映射方面的有效性。

ABSTRACT

Timing and power consumption play an important role in the design of embedded systems. Furthermore, both properties are directly related to the safety requirements of many embedded systems. With regard to availability requirements, power considerations are of uttermost importance for battery operated systems. Validation of timing and power requires observability of these properties. In many cases this is difficult, because the observability is either not possible or requires big extra effort in the system validation process. In this paper, we present a measurement-based approach for the joint timing and power analysis of Synchronous Dataflow (SDF) applications running on a shared memory multiprocessor systems-on-chip (MPSoC) architecture. As a proof-of-concept, we implement an MPSoC system with configurable power and timing measurement interfaces inside a Field Programmable Gate Array (FPGA). Our experiments demonstrate the viability of our approach being able of accurately analyzing different mappings of image processing applications (Sobel filter and JPEG encoder) on an FPGA-based MPSoC implementation.

研究动机与目标

• 为解决在电池供电和实时应用中嵌入式MPSoC系统中动态功耗和执行时间测量可观测性有限的挑战。
• 实现对SDF算子在相位级别（读取、计算、写入）的精确、细粒度定时与功耗测量，这对于性能和能效优化至关重要。
• 开发一种低成本、可重用的测量基础设施，可部署于任何基于FPGA的MPSoC平台，无需进行侵入式硬件修改。
• 支持对MPSoC模块上不同任务映射的自动化、可重复分析，以识别执行时间与功耗之间的最优权衡。
• 通过真实图像处理工作负载（Sobel滤波器和JPEG编码器）验证该方法，并展示其在生成Pareto最优映射方面的实用性。

提出的方法

• 在FPGA硬件中实现自定义测量控制器，通过插入定时与功耗探测器对SDF算子进行仪器化，将触发信号替换为NOP操作，以保持原始行为不变。
• 测量系统采用基于低成本ADC的功耗测量方案，连接至电源轨，实现动态功耗捕获，硬件开销极小。
• 通过在每个算子相位（读取、计算、写入）的起始和结束处插入时间戳逻辑，并与控制器同步，实现周期分辨率的执行时间测量。
• 使用12位ADC以6.25 Hz的采样率在每个相位期间采集功耗测量值，尽管分辨率较低，但足以支持相位级分析。
• 该系统支持静态和动态任务调度；在评估中采用静态调度，以探索四核MPSoC上不同核心映射的配置。
• 从收集的数据生成Pareto图，以可视化不同任务到核心映射下端到端延迟与功耗之间的权衡关系。

实验结果

研究问题

• RQ1 低成本、低侵入性的测量系统能否在基于FPGA的MPSoC上准确捕获SDF应用在相位级别的动态功耗和执行时间？
• RQ2 在多个处理单元之间选择不同的任务映射如何影响SDF应用的联合定时与功耗表现？
• RQ3 所提出的测量方法在多大程度上能够支持SDF应用映射的自动化、数据驱动型能效与性能优化？
• RQ4 共享内存竞争和任务间依赖关系对SDF应用测量到的定时与功耗行为有何影响？
• RQ5 低成本ADC的测量分辨率在多大程度上影响相位级功耗测量的准确性与粒度？

主要发现

• 该方法通过将触发探测器替换为NOP操作，实现了对SDF算子相位的周期级精确定时测量，且对原始应用行为影响极小。
• 成功使用低成本ADC方案捕获了相位级（读取、计算、写入）的功耗测量值，平均功耗值在0.54 W至0.68 W之间，具体取决于算子和映射配置。
• Sobel和JPEG编码器SDFG的映射1实现了最低的端到端延迟（Sobel为35,963周期，JPEG为294,906周期），但因处理器利用率高而功耗最高。
• 映射7仅使用两个核心，降低了功耗，但延迟增加至Sobel滤波器超过40,000周期，清晰展示了能效与延迟之间的权衡。
• Pareto分析表明，映射2、5和6性能较差，原因在于竞争和对快速SDFG算子的低优先级调度，导致等待时间增加。
• 该方法在相位级粒度下效果最佳；更高分辨率的测量设备可进一步提升子相位分析的准确性。