[论文解读] Q-EEGNet: an Energy-Efficient 8-bit Quantized Parallel EEGNet Implementation for Edge Motor-Imagery Brain--Machine Interfaces

Tibor Schneider, Xiaying Wang+3 more|arXiv (Cornell University)|Apr 24, 2020

EEG and Brain-Computer Interfaces参考文献 22被引用 41

一句话总结

本文提出 Q-EEGNet，一种针对边缘设备上运动想象脑机接口的 8 位量化、能效高效的 EEGNet 实现。通过结合量化感知训练、在 Mr. Wolf RISC-V SoC 上的硬件感知并行化以及交错计算范式，作者实现了 64 倍加速与 85% 的内存减少，仅损失 0.4% 的准确率，推理时间降至 5.82 ms，能耗为 0.627 mJ，相较先前基于 ARM Cortex-M7 的实现能效提升 256 倍。

ABSTRACT

Motor-Imagery Brain--Machine Interfaces (MI-BMIs)promise direct and accessible communication between human brains and machines by analyzing brain activities recorded with Electroencephalography (EEG). Latency, reliability, and privacy constraints make it unsuitable to offload the computation to the cloud. Practical use cases demand a wearable, battery-operated device with low average power consumption for long-term use. Recently, sophisticated algorithms, in particular deep learning models, have emerged for classifying EEG signals. While reaching outstanding accuracy, these models often exceed the limitations of edge devices due to their memory and computational requirements. In this paper, we demonstrate algorithmic and implementation optimizations for EEGNET, a compact Convolutional Neural Network (CNN) suitable for many BMI paradigms. We quantize weights and activations to 8-bit fixed-point with a negligible accuracy loss of 0.4% on 4-class MI, and present an energy-efficient hardware-aware implementation on the Mr.Wolf parallel ultra-low power (PULP) System-on-Chip (SoC) by utilizing its custom RISC-V ISA extensions and 8-core compute cluster. With our proposed optimization steps, we can obtain an overall speedup of 64x and a reduction of up to 85% in memory footprint with respect to a single-core layer-wise baseline implementation. Our implementation takes only 5.82 ms and consumes 0.627 mJ per inference. With 21.0GMAC/s/W, it is 256x more energy-efficient than an EEGNET implementation on an ARM Cortex-M7 (0.082GMAC/s/W).

研究动机与目标

• 解决在功耗受限、可穿戴边缘设备上部署高精度、低延迟 EEG 基脑机接口（BMIs）的挑战。
• 克服传统单核、浮点实现因速度慢、功耗高而难以适用于实时 BMI 应用的局限。
• 通过模型量化与硬件感知优化相结合，在资源受限的微控制器上实现高推理效率。
• 通过消除云卸载与最小化能耗，实现设备端、保护隐私的 BMI 推理。

提出的方法

• 使用量化感知训练与随机分区松弛（RPR）将 EEGNet 的权重与激活量化为 8 位定点数，保留原始准确率的 99.6%。
• 在 Mr. Wolf RISC-V SoC 上通过自定义指令集扩展与 8 核计算集群实现量化模型的并行执行。
• 提出一种交错计算策略，重叠时间与空间卷积层的计算，将内存占用减少高达 85%。
• 通过特征图复制、BN 层融合与循环展开，利用 PULP-DSP 库优化内存访问与计算。
• 采用向量化整数运算替代浮点运算，实现在超低功耗 MCU 上的高效执行。
• 应用编译器级优化，包括指令重排与除法优化，进一步提升性能与能效。

实验结果

研究问题

• RQ1 能否在边缘设备上对 EEGNet 实施 8 位量化，实现极低准确率损失的同时保持实时性能？
• RQ2 在多核 RISC-V SoC 上的并行执行如何提升 EEG 基 BMI 的推理速度与能效？
• RQ3 交错计算模型是否能减少在内存受限嵌入式系统中 CNN 推理的内存占用？
• RQ4 硬件感知优化（如自定义指令集使用与内存访问重排）在边缘 AI 推理中能多大程度提升能效？
• RQ5 与同类平台上的通用深度学习库相比，定制优化的 Q-EEGNet 实现的能效表现如何？

主要发现

• Q-EEGNet 在量化为 8 位定点数后仅损失 0.4% 准确率（在 BCI Competition IV-2a 上为 70.9%），保持了高分类性能。
• 在 Mr. Wolf 上优化后的实现以 350 MHz 频率运行，推理时间仅 5.82 ms，每推理消耗 0.627 mJ 能量。
• 通过并行化与算法优化，相较单核基线实现，系统实现 64 倍加速。
• 采用交错层计算策略后，内存占用减少高达 85%（从 230.29 kB 降至 35.41 kB）。
• 能效达到 20.957 GMAC/s/W，使 Q-EEGNet 相较于 ARM Cortex-M7 上的同类 EEGNet 实现提升 256 倍能效。
• 与通用库如 PULP-NN 和 CUBE.AI 相比，该实现速度提升 3 倍，能效提升 256 倍，证明了应用特定优化的优势。