[论文解读] Quantitative Expressiveness of Instruction Sequence Classes for Computation on Single Bit Registers

J.A. Bergstra|arXiv (Cornell University)|Apr 18, 2019

Computability, Logic, AI Algorithms参考文献 15被引用 6

一句话总结

本文提出了一种针对单比特寄存器上操作的指令序列的定量表达能力框架，使用LLOC（逻辑代码行数）作为程序大小的度量。它为加法和奇偶校验等基本操作建立了指令序列长度的界限，表明通过按位取反可将n比特加法的LLOC从14n−5减少到8n，并在给定接口下识别出最小的指令序列。

ABSTRACT

The number of instructions of an instruction sequence is taken for its logical SLOC, and is abbreviated with LLOC. A notion of quantitative expressiveness is based on LLOC and in the special case of operation over a family of single bit registers a collection of elementary properties are established. A dedicated notion of interface is developed and is used for stating relevant properties of classes of instruction sequences

研究动机与目标

• 使用LLOC（逻辑代码行数）作为程序大小的代理，开发指令序列表达能力的定量度量。
• 分析在单比特寄存器上实现基本操作（如加法和奇偶校验）所需的最小LLOC。
• 定义并利用形式化接口模型，以约束和优化指令序列，实现最小LLOC。
• 研究指令特性（如按位取反、跳转）对LLOC效率的影响。
• 探索在特定接口约束下，加法是否存在更短的指令序列。

提出的方法

• LLOC定义为PGA风格指令序列中的指令数量，通过分号数量加一得到总数。
• 引入形式化接口模型，指定输入/输出行为和寄存器角色（in、out、inout、aux），以精确描述程序语义。
• 使用基本指令、测试、跳转和终止指令构建加法和奇偶校验的指令序列，并精确统计LLOC。
• 优化技术包括重用输出寄存器作为进位位，以及利用按位取反来消除辅助进位寄存器。
• 分析后向跳转和大跳转对指令计数的影响，通过反证法推导出界限。
• 利用接口限制和服务族组合来形式化约束，并支持LLOC的组合推理。

实验结果

研究问题

• RQ1 在接口$I''_n$上，n比特加法的单遍指令序列能否实现LLOC小于$14n - 5$？
• RQ2 在接口$I'''_n$上，是否存在n比特加法的单遍PGA指令序列，其LLOC小于$8n$？
• RQ3 使用单比特寄存器对n比特输入进行奇偶校验，可实现的最小LLOC是多少？
• RQ4 后向跳转和大跳转如何影响在单比特寄存器上计算函数的最小LLOC？
• RQ5 在不引入辅助寄存器的情况下，使用按位取反是否能减少算术操作的LLOC？

主要发现

• 对于接口$I'_n$上的n比特加法，构造出LLOC为$14n + 3$的指令序列，后通过优化首次迭代减少至$14n - 5$。
• 通过重用输出进位寄存器作为临时存储，加法的LLOC在接口$I''_n$上减少至$14n + 1$，并通过消除冗余检查进一步减少至$14n - 5$。
• 通过使用按位取反，n比特加法在接口$I'''_n$上的指令序列实现LLOC为$8n$，显著减少了代码大小。
• 本文证明，任何包含$k+2$条或更少指令的指令序列都无法正确计算$k$个输入的奇偶校验，从而确立了下界。
• 通过反证法表明，由于不可避免的重复输入读取以及跳转指令的空间不足，大跳转无法将LLOC减少到某一阈值以下。
• 接口的使用使得LLOC得以精确控制，并通过结构化优化支持最小指令序列的构建。